Auto-assemblage assisté par capillarité et collage direct
| Autor: | Mermoz, Sebastien |
|---|---|
| Jazyk: | francouzština |
| Rok vydání: | 2015 |
| Předmět: | |
| Druh dokumentu: | Text |
| Popis: | Parmi les différentes techniques permettant d'assembler à la fois mécaniquement et électriquement les puces empilées, le collage direct de surfaces mixtes Cu-SiO2 représente l'option la plus prometteuse à ce jour. En effet, cette méthode permet d'atteindre la densité d'interconnexions de 10^6/cm² visée par l'industrie, tout en offrant une faible résistivité de contact et une excellente fiabilité. Les méthodes d’assemblages actuelles reposent sur l’utilisation d’outils de Pick&place par l’intermédiaire desquels les puces sont positionnées mécaniquement. Cette technique rencontre néanmoins de plus en plus de difficultés à concilier précision d’alignement et cadence d’assemblage. Cette thèse propose d’adresser cette problématique au travers de la mise au point d’un procédé d’auto-assemblage assisté par capillarité et collage direct. Grâce à l’utilisation des forces de capillarités, il est possible de réaliser l’alignement des puces de façon spontanée : on parle alors d’auto-assemblage. La première partie de ce manuscrit présente une analyse synthétique des méthodes d’assemblages et d’interconnexions existantes et statue sur l’état de maturité de chaque procédé. Cette partie permet par la même occasion d’introduire les mécanismes de collages SiO2-SiO2 sur lesquels repose la méthode d’assemblage développée dans ce manuscrit. Un design de puce permettant la mise en œuvre du procédé d’auto-assemblage est ensuite établit dans la seconde partie. La capacité de la puce à confiner le film de liquide apparait comme l’élément moteur du processus d’auto-alignement. Des auto-assemblages présentant des valeurs d’alignement inférieur au micromètre sont ainsi obtenus, tout en conservant un procédé répétable. La mise en place de simulations numériques permettant de modéliser l’effet d’auto-alignement est présenté dans la troisième partie. Ce modèle a ensuite été généralisé a des puces de formes polygonales. Enfin la dernière partie présente le transfert du procédé d’auto-assemblage a des puces présentant des surfaces de cuivre et d’oxyde de silicium. L’utilisation de ce type de puce a notamment permis de valider la viabilité électrique du processus d’auto-assemblage. Among the various techniques allowing to assemble both mechanically and electrically stacked chips, the direct bonding of Cu-SiO2 mixed surfaces is the most promising option to date. Thanks to this method, the interconnection density of 106/cm² aimed by the industry is achievable, while providing a low contact resistivity and excellent reliability.Current assemblies’ processes are based on Pick&place tools thanks to which the dies are mechanically placed.Nevertheless, these tools have difficulties to council high throughput and high alignment accuracy. This thesis proposes to address this issue through the development of a process of self-assembly assisted by capillary forces and direct bonding.Through the use of capillaries forces, it is possible to achieve spontaneously chips alignment: it is called self-assembly. The first part of this manuscript presents a synthetic analysis of the different assemblies and interconnections technics and decides on the maturity of each process.As the same time, this section allows to introduce the SiO2 -SiO2 bonding mechanisms underlying the assembly method developed in this manuscript.A specific chip design is then established in a second part allowing deploying self-assemblies with SiO2 full sheet chips.The ability of the chip to confine the liquid film appears as the driving element of the self- alignment process. Self- assemblies with alignment values lower than one micrometer are obtained while maintaining a repeatable process. The introduction of numerical simulations to model the self-alignment effect is presented in the third part. This model was then generalized has polygonal shaped chips. Finally the last part presents the transfer of the self- assembly process on SiO2-Cu patterned chips.The use of this kind of chip has enabled to validate the electrical viability of the self-assembly process. |
| Databáze: | Networked Digital Library of Theses & Dissertations |
| Externí odkaz: |
|