Lithographie par division de pas de réseau pour les circuits logiques avancés
| Autor: | Moulis, Sylvain |
|---|---|
| Jazyk: | francouzština |
| Rok vydání: | 2014 |
| Předmět: | |
| Druh dokumentu: | Text |
| Popis: | Aujourd'hui, les outils de lithographie utilisés dans l'industrie arrivent à leur limite de résolution en simple exposition. Pour continuer à diminuer les dimensions, il faut utiliser des techniques de double exposition, mais cela entraîne une explosion des coûts de fabrication. Cette thèse se focalise sur les aspects de modélisation de deux techniques, Sidewall Image Transfer et Directed Self-Assembly, qui sont pressenties pour permettre à l'industrie de continuer la réduction des dimensions des transistors, tout en minimisant les coûts. Today, the lithographic tools used in industry came to their resolution limit in single patterning. In order to continue the reduction of dimensions, it is necessary to use double patterning, but this increase drastically the cost of manufacturing. This thesis focus on the modelisation aspects of two techniques, Sidewal Image Transfer and Directed Self-Assembly, that can help the industry continuing making transistors even smaller, while keeping the costs manageable. |
| Databáze: | Networked Digital Library of Theses & Dissertations |
| Externí odkaz: |
|