CONTRIBUTION A L'ETUDE DE LA FIABILITE DES OXYDES MINCES DANS LES STRUCTURES MOS
| Autor: | Goguenheim, Didier |
|---|---|
| Jazyk: | francouzština |
| Rok vydání: | 2006 |
| Předmět: |
[SPI:NANO] Engineering Sciences/Micro and nanotechnologies/Microelectronics
[SPI:NANO] Sciences de l'ingénieur/Micro et nanotechnologies/Microélectronique Structure MOS (Metal - Oxide - Semiconductor) Transistor MOSFET (MOS Field Effect Transistor) Fiabilité des oxydes ultra-minces (SiO2) SILC (Stress Induced Leakage Current) et LVSILC (Low Voltage SILC) Porteurs chauds Contrainte électrique statique ou dynamique Durée de vie Wafer Charging Implantation Ionique Contamination par le Fer DLTS (Deep Level Transient Spectroscopy) |
| Druh dokumentu: | habilitation ࠤiriger des recherches |
| Popis: | Ce manuscrit expose des travaux effectués entre 1994 et 2004 sur la fiabilité des composants à base de structures MOS et la fiabilité des oxydes ultra-minces de SiO2 (Nos études sur les porteurs chauds nous ont aussi amené à étudier la fiabilité de transistor MOSFET lors de contraintes dynamiques (AC), caractéristiques des séquences de polarisation en mode normal de fonctionnement. Le résultat pratique de ce travail est la mise en oeuvre d'une méthodologie s'inspirant de l'hypothèse quasi-statique pour la prévision des durées de vie AC. Cette méthodologie, éprouvée et comparée aux résultats de mesure dans un certains nombre de cas où sa validité est reconnue, est appliquée au cas plus complexe du transistor de passage NMOS. L'accord reste satisfaisant, mais nous avons également mis en évidence les limitations de cette technique lors de séquences faisant intervenir des relaxations, des périodes de dépiégegage ou des dégradations bi-directionnelles.Concernant le lien entre les étapes du procédé et la fiabilité, nous avons étudié l'influence d'une étape d'implantation ionique à haute énergie, qui induit un dégât dans le volume du semi-conducteur détecté électriquement par C(V), mais aussi des courants de fuite similaires au SILC (IILC Implantation Induced Leakage Current). Nous avons mis au point une méthodologie optimisée de détection du Wafer Charging, utilisant des injections très courtes de porteurs chauds (au pic de courant électronique) dans le transistor PMOS. Cette méthode s'est révélée plus sensible et plus révélatrice que les injections pratiquées en régime Fowler-Nordheim ou la simple étude paramétrique pour détecter les défauts latents issus du charging dans les oxydes minces. Enfin, nous avons identifié par DLTS les défauts issus d'une contamination au Fer dans le Silicium (paire Fe-B et Fer interstitiel Fei) et avons observé la re-transformation spontanée du Fei en paire Fe-B en quelques heures. |
| Databáze: | Networked Digital Library of Theses & Dissertations |
| Externí odkaz: |
|