时钟提取与抖动衰减数字锁相环设计研究
| Autor: | 蒋林, 章倩苓, 谢晓燕 |
|---|---|
| Jazyk: | čínština |
| Rok vydání: | 2003 |
| Předmět: | |
| Zdroj: | Guangtongxin yanjiu, Vol , Pp 46-49 (2003) |
| Druh dokumentu: | article |
| ISSN: | 1005-8788 |
| DOI: | 10.13756/j.gtxyj.2003.05.013 |
| Popis: | 文章简要介绍了数字锁相环（DPLL）的工作原理,重点提出了用于V5接口芯片中的时钟提取锁相环和抖动衰减锁相环的设计,并对其进行了分析. |
| Databáze: | Directory of Open Access Journals |
| Externí odkaz: |
|