Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою
| Autor: | Yaroslav O. Hordiienko, Anton Yu. Varfolomieiev, Ievgen V. Korotkyi |
|---|---|
| Jazyk: | English<br />Ukrainian |
| Rok vydání: | 2020 |
| Předmět: | |
| Zdroj: | Mìkrosistemi, Elektronìka ta Akustika, Vol 25, Iss 1 (2020) |
| Druh dokumentu: | article |
| ISSN: | 2523-4455 2523-4447 |
| DOI: | 10.20535/2523-4455.mea.205929 |
| Popis: | В роботі розглянуто існуючі підходи до обчислення логарифму. Запропоновано параметризовану апаратну реалізацію потокового обчислювача логарифму за основою 2 для даних в форматі з фіксованою комою, що дозволяє визначати точність обчислень, а також розрядності цілої й дробової частин даних на вході та виході обчислювача. Створено високорівневу параметризовану модель запропонованого обчислювача в MATLAB® Simulink®, з застосуванням якої виконано оцінку точності розрахунків. З високорівневої моделі MATLAB® Simulink® синтезовано вихідний код реалізації запропонованого обчислювача на мові Verilog, а також тестовий стенд (тестбенч) для верифікації на рівні регістрових передач. В симуляторі ModelSim проведено верифікацію запропонованого обчислювача на рівні регістрових передач. Зі створеного вихідного коду на мові Verilog синтезовано апаратну реалізацію запропонованого обчислювача в базисі програмованої логіки з використанням Intel FPGA Quartus Prime. Виконано порівняння запропонованого обчислювача з існуючими аналогами за помилкою розрахунку результату та апаратурними витратами. |
| Databáze: | Directory of Open Access Journals |
| Externí odkaz: |
|