МАТЕМАТИЧНИЙ СПІВПРОЦЕСОР НА ПЛІС З МОЖЛИВІСТЮ РЕКОНФІГУРАЦІЇ

Jazyk:	angličtina
Rok vydání:	2023
Předmět:	reconfigurable processor ПЛІС mathematical coprocessor acceleration of computations апаратна реалізація функціональних ядер математичний співпроцесор прискорення обчислень реконфігуровний процесор hardware implementation of functional core FPGA
Zdroj:	The International Conference on Security, Fault Tolerance, Intelligence; 2019; 82-89 Безпека, Відмовостійкість, Інтелект; 2019; 82-89
Popis:	The article deals with the development of a specialized calculator constructed on the basis of FPGA, for calculating arithmetic-logic functions. The calculator is proposed for integration with the reconfigurable processor, for the implementation of the concept of accelerating the implementation of programs, by hardware realization of the time-critical functional core. У статті розглядається розробка спеціалізованого обчислювача, побудованого на базі ПЛІС, для обчислення арифметико–логічних функцій. Обчислювач запропоновано для інтеграції з реконфігуровним процесором, для реалізації концепції прискорення виконання програм, шляхом апаратної реалізації критичних до часу виконання функціональних ядер
Databáze:	OpenAIRE
Externí odkaz:	https://explore.openaire.eu/search/publication?articleId=scientific_p::f807f7a4604c03b07b45611f4b4733f5 http://icsfti.kpi.ua/proc/article/view/280325 Zobrazit plný text záznamu