| Popis: |
U ovom radu proučava se RISC-V arhitektura skupa instrukcija. Objašnjava se koncept ISA i uspoređuju se njezine 2 glavne vrste, RISC i CISC. Prikazane su značajke RISC-V arhitekture, osnovni skupovi instrukcija te registri. Objašnjeni su formati instrukcija i za svaki navedene instrukcije koje ga koriste. Prikazane su značajke G i C ekstenzija. Proučen je RISC-V i zbirni jezik, formati argumenata instrukcija, relokacijske funkcije, pseudoinstrukcije te pojam makro-op fuzije. Objašnjava se osnovna građa RISC-V procesora i pojam protočne strukture. Pojednostavljeni RISC-V SoC je napravljen u VHDL-u, opisano je kako on i njegova popratna programska potpora za testiranje i ispravljanje grešaka funkcioniraju. Prikazan je PULPissimo, primjer naprednog SoC-a i način kojim se na njemu pokreće program. This thesis studies the RISC-V instruction set architecture. The concept of an ISA is explained and its 2 main types, RISC and CISC are compared. Features of the RISC- V architecture, basic instruction sets and registers are presented. Instruction formats are explained and their respective instructions are listed. Features of G and C extensi- ons are shown. RISC-V assembly language, instruction argument formats, relocation functions, pseudoinstructions and the concept of macro-op fusion are studied. The ba- sic structure od a RISC-V processor and the concept of a pipeline are explained. A simplified RISC-V SoC is made in VHDL, how it and its debugging software function is described. PULPissimo, an example of an advanced SoC and how to run a program on it are shown. |
