Diseño, implementación y mediciones de un enlace de alta velocidad que usa el protocolo Aurora
| Autor: | Gargallo I Franco, Mireia |
|---|---|
| Přispěvatelé: | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Imasenic Advanced Imaging, Bofill Petit, Adria, Mateo Peña, Diego |
| Jazyk: | angličtina |
| Rok vydání: | 2022 |
| Předmět: |
Electrónica digital
Electrònica digital Image processing communication protocols Computer network protocols procesado de imagen Enginyeria de la telecomunicació::Processament del senyal::Processament de la imatge i del senyal vídeo [Àrees temàtiques de la UPC] Imatges -- Processament Digital electronics protocolos de comunicación Protocols de xarxes d'ordinadors |
| Popis: | As communication rates continue to increase, data is being moved within systems at ever higher speeds. In the past 15 years, the industry has seen interconnection speeds increase from 1 Gbps to over 50 Gbps. The challenge faced by system designers is not only processing the incoming data but managing the data flow in and out of semiconductor devices. In this second case, high-speed links come into play. On the other side, to cope with this huge data processing requirement for the incoming data, some systems distribute the workload among different devices and finally combine the data on a final device when the demands of the tasks have been substantially reduced. The readout system for one of the CMOS image sensors that IMASENIC is developing meets these two characteristics in the need for a high-speed link for a system that uses several FPGAs to reduce the workload of the final device. This project designs, implements and evaluates the performance of a high-speed link between two of the FPGA boards. The link uses Aurora 64B/66B protocol. The User Application of the system corresponds to the packing of the incoming data from the image sensor. A medida que las velocidades de comunicación siguen aumentando, los datos se mueven dentro de los sistemas a un ritmo cada vez mayor. En los últimos 15 años, la industria ha visto cómo las velocidades de interconexión aumentaban de 1 Gbps a más de 50 Gbps. El reto al que se enfrentan los diseñadores de sistemas no es soloprocesar los datos entrantes, sino gestionar el flujo de datos dentro y fuera de los dispositivos semiconductores. En este segundo caso, entran en juego los enlaces de alta velocidad. Por otro lado, para hacer frente a esta enorme exigencia de procesamiento de los datos entrantes, algunos sistemas distribuyen la carga de trabajo entre diferentes dispositivos y finalmente combinan los datos en un dispositivo final cuando las exigencias de las tareas se han reducido considerablemente. El sistema de readout de uno de los sensores de imagen CMOS que IMASENIC está desarrollando reúne estas dos características en la necesidad de un enlace de alta velocidad para un sistema que utiliza varias FPGAs para reducir la carga de trabajo del dispositivo final. Este proyecto diseña, implementa y evalúa el rendimiento de un enlace de alta velocidad entre dos FPGAs. El enlace utiliza el protocolo Aurora 64B/66B. La aplicación de usuario del sistema corresponde al empaquetado de los datos entrantes del sensor de imagen. A mesura que les velocitats de comunicació continuen augmentant, les dades es mouen dins dels sistemes a velocitats cada cop més altes. En els últims 15 anys, la indústria ha vist augmentar la velocitat d'interconnexió d'1 Gbps a més de 50 Gbps. El repte que s'enfronten els dissenyadors de sistemes no és només processar les dades entrants, però també gestionar el flux de dades d'entrada i sortida dels dispositius semiconductors. En aquest segon cas, entren en joc els enllaços d'alta velocitat. D'altra banda, per fer front a aquest enorme requisit de processament de les dades entrants, alguns sistemes distribueixen la càrrega de treball entre diferents dispositius i finalment combinen les dades en un dispositiu final quan les demandes de les tasques s'han reduït substancialment. El sistema de lectura d'un dels sensors d'imatge CMOS que està desenvolupant IMASENIC reuneix aquestes dues característiques en la necessitat d'un enllaç d'alta velocitat per a un sistema que utilitza diverses FPGAs per reduir la càrrega de treball del dispositiu final. Aquest projecte dissenya, implementa i avalua el rendiment d'un enllaç d'alta velocitat entre dues de les plaques FPGA. L'enllaç utilitza el protocol Aurora 64B/66B. L'aplicació d'usuari del sistema correspon a l'empaquetament de les dades entrants del sensor d'imatge. |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|