Diseño Back-end VLSI para Redes Neuronales Convolucionales basadas en Computación Estocástica en Tecnología de 40 nm

Autor: Díez de los Ríos Luis, Iván
Přispěvatelé: Elena Pérez, María del Mar, Barriga-Rivera, Alejandro, Camuñas Mesa, Luis Alejandro, Universidad de Sevilla. Departamento de Ingeniería Electrónica y Física Aplicada III
Jazyk: Spanish; Castilian
Rok vydání: 2023
Popis: Para la implementación de circuitos integrados digitales se requiere un complejo proceso que abarca desde el planteamiento del problema a alto nivel, continuando con el diseño a nivel de comportamiento y el diseño de Back-end, para dar paso al proceso de fabricación, donde se convierte un pequeño trozo de silicio en un dispositivo capaz de procesar enormes cantidades de datos a altas velocidades. Una de las fases que se requieren para obtener un microchip digital es el proceso de síntesis. En este trabajo se expone cómo se sintetizaron una serie de diseños digitales para redes neuronales convolucionales y los resultados que se obtuvieron de la solución de alto nivel previamente propuesta. Asimismo, se pretende explicar el contexto donde se enmarca el circuito planteado y el proceso de fabricación de un microchip digital Application-Specific Integrated Circuit (ASIC) con tecnología de 40 nm de TSMC. Por último, se explican los pasos realizados, los resultados obtenidos y la ventaja del uso de estas técnicas para conseguir elaborar diseños digitales de forma mucho más rápida y eficiente. The implementation of digital integrated circuits is a complex process that spans from high-level problem formulation, continuing with behavioral-level design and back-end design, to enter the manufacturing process, where a small piece of silicon is turned into a device capable of processing huge amounts of data at high speeds. One of the phases required to obtain a digital microchip is the synthesis process. This master thesis describes how a series of digital designs for convolutional neural networks were synthesized and the results obtained from the previously proposed high-level solution. Likewise, this work aims to explain the context in which the proposed circuit is framed and the process of manufacturing a 40 nm TSMC digital ApplicationSpecific Integrated Circuit (ASIC) microchip. Finally, it explains the steps taken, the results obtained, and the advantage of using these techniques to achieve much faster and more efficient digital designs. Universidad de Sevilla. Máster Universitario en Ingeniería de Telecomunicación
Databáze: OpenAIRE