Analysis of TMR and DTMR techniques applied to nanometric combinational circuits
| Autor: | Ulloa, Giane Maria dos Santos |
|---|---|
| Přispěvatelé: | Meinhardt, Cristina |
| Jazyk: | portugalština |
| Rok vydání: | 2018 |
| Předmět: | |
| Zdroj: | Repositório Institucional da FURG (RI FURG) Universidade Federal do Rio Grande (FURG) instacron:FURG |
| Popis: | Os avanços no campo da microeletrônica possibilitaram fabricar dispositivos que utilizam tecnologias nanométricas, aumentando as funcionalidades disponíveis em um chip, e, consequentemente, o número de transistores compondo um mesmo sistema integrado. No entanto, também surgem uma gama de desafios para os projestistas de circuitos integrados. Dentre os principais desafios estão a variabilidade, o envelhecimento e, principalmente, a sensibilidade a falhas. Para lidar com esse último desafio, aplicam-se diversas técnicas capazes de tolerar ou mascarar falhas. A técnica mais utilizada atualmente é a técnica Triple Modular Redundancy ou TMR, que consiste em triplicar um módulo do circuito e fazer com que suas saídas apontem para um circuito votador majoritário. Porém, a desvantagem deste método é que ele aumenta em mais de três vezes a área do circuito, considerando a triplicação dos módulos mais a área do circuito votador majoritário. Uma das alternativas para minimizar este problema é o uso de uma técnica chamada de Diverse Triple Modular Redundancy ou DTMR. A diversidade de projeto visa evitar que erros sejam replicados no circuito e, também, pode, de acordo com os circuitos escolhidos, minimizar a área ocupada, ao mesmo tempo que o torna mais rosbusto com relação a falhas. O objetivo deste trabalho é comparar as técnicas TMR e DTMR aplicadas ao projeto de circuitos em tecnologias nanométricas. Como estudo de caso, as técnicas são aplicadas a circuitos somadores completos de 1 bit e a portas lógicas XOR. Estas funções foram escolhidas baseado na importância para todo e qualquer sistema de computação e também pela possibilidade de serem implementados com diferentes arranjos, capazes de explorar diferentes números de transistores por topologia. Os circuitos utilizados nos experimentos foram implementados utilizando em um primeiro momento a tecnologia CMOS de 32 nm HP. Resultados mostram que, além de adicionar a diversidade de projeto reduzindo as chances de que um mesmo vetor de entrada seja sensível em todos os módulos, a técnica DTMR mostrou apresentar o mesmo grau de robustez que a técnica TMR. Advances in the field of microelectronics have made it possible to manufacture devices that use nanometric technologies, increasing the functionalities available on a chip, and consequently the number of transistors composing the same integrated system. However, there is also a range of challenges for integrated circuit designers. Among the main challenges are variability, aging and, especially, sensitivity to failure. To deal with this latter challenge, several techniques that tolerate or mask failures are applied. The most commonly used technique today is the Triple Modular Redundancy or TMR technique, which consists of tripling a circuit module and having its outputs point to a majority voting circuit. However, the drawback of this method is that it increases by more than three times the area of the circuit, considering the triplication of the modules plus the area of the majority voting circuit. One of the alternatives to minimize this problem is the use of a technique called Diverse Triple Modular Redundancy or DTMR. The diversity of the project is designed to avoid errors being replicated in the circuit and also, according to the chosen circuits, to minimize the area occupied, at the same time that it makes it more robust with respect to failures. The objective of this work is to compare the TMR and DTMR techniques applied to circuit design in nanometric technologies. As a case study, the techniques are applied to complete 1-bit adder circuits and XOR logic gates. These functions were chosen based on the importance to each and every computer system and also the possibility of being implemented with different arrangements, capable of exploring different numbers of transistors per topology. The circuits used in the experiments were implemented using CMOS technology at 32 nm HP. Results show that, in addition to adding design diversity, reducing the likelihood that the same input vector will be sensitive in all modules, the DTMR technique showed the same degree of robustness as the TMR technique. |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|