Otimização da variabilidade estatística em circuitos Physical Unclonable Functions baseados em atraso
| Autor: | Capovilla, Jefferson Rodrigo, 1984 |
|---|---|
| Přispěvatelé: | Araújo, Guido Costa Souza de, 1962, Cortês, Mario Lúcio, 1950, Reis Filho, Carlos Alberto dos, Pannain, Ricardo, Universidade Estadual de Campinas. Instituto de Computação, Programa de Pós-Graduação em Ciência da Computação, UNIVERSIDADE ESTADUAL DE CAMPINAS |
| Rok vydání: | 2016 |
| Předmět: |
Circuitos integrados - Integração em larga escala
Criptografia de dados (Computação) Variações do processo de fabricação Circuitos integrados digitais Integrated circuits - Large scale integration Monte Carlo method Método de Monte Carlo Funções físicas inclonáveis Manufacturing process variations Digital integrated circuits Integrated circuits - Very large scale integration Data encryption (Computer science) Circuitos integrados - Integração em escala muito ampla Physical unclonable functions |
| Zdroj: | Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) Universidade Estadual de Campinas (UNICAMP) instacron:UNICAMP |
| Popis: | Orientadores: Guido Costa Souza de Araújo, Mario Lúcio Côrtes Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação Resumo: Physical Unclonable Functions (PUFs) são circuitos que exploram da variabilidade estatística do processo de fabricação para criar uma identidade única para os dispositivos. PUFs são usados na construção de primitivas criptográficas para aplicações tais como autenticação, geração de chaves e proteção de propriedade intelectual. Devido ao seu baixo custo e simplicidade de construção, Arbiter PUFs (APUFs) baseados em atraso são considerados um mecanismo criptográfico em potencial para a integração em dispositivos IoT de baixo custo (e.g. tags RFID). Embora APUFs já foram alvo de diversas pesquisas, pouco avanço foi feito em se avaliar como melhorar a imprevisibilidade destes circuitos utilizando técnicas de desenvolvimento de circuitos VLSI. Esta dissertação utiliza biblioteca AMS 350nm e simulação Monte-Carlo em SPICE para analisar como a seleção apropriada do elemento árbitro e o redimensionamento de células podem afetar a variabilidade de atraso de APUFs. Os resultados experimentais mostram que a combinação do árbitro apropriado e redimensionamento das células podem melhorar consideravelmente a distribuição do Peso de Hamming nas respostas do APUF, assim resultando em um projeto mais confiável e menos tendencioso Abstract: Physical Unclonable Functions (PUFs) are circuits which exploit the statistical variability of the fabrication process to create a unique device identity. PUFs have been used in the design of cryptographic primitives for applications like device authentication, key generation and intellectual property protection. Due to its small cost and design simplicity, delay-based Arbiter PUFs (APUFs) have been considered a cryptographic engine candidate for the integration into low-cost IoT devices (e.g. RFID tags). Although APUFs have been extensively studied in the literature, not much work has been done in understanding how to improve its response variability using VLSI design techniques. This dissertation uses extensive AMS 350nm SPICE-based Monte-Carlo simulation to analyze how the proper selection of arbiter element and gate sizing can affect the delay variability of APUFs. Experimental results show that the combination of the appropriate arbiter and gate sizing configuration can considerably improve the Hamming Weight distribution of the APUF response, thus resulting in more reliable and less biased designs Mestrado Ciência da Computação Mestre em Ciência da Computação CNPQ |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|