Exploring the solution space in placement and routing of QCA cells in clock scheme USE
| Autor: | Fontes Junior, Geraldo Soares |
|---|---|
| Přispěvatelé: | Ferreira, Ricardo dos Santos |
| Jazyk: | portugalština |
| Rok vydání: | 2018 |
| Předmět: | |
| Zdroj: | LOCUS Repositório Institucional da UFV Universidade Federal de Viçosa (UFV) instacron:UFV |
| Popis: | Coordenação de Aperfeiçoamento de Pessoal de Nível Superior A nanotecnologia de Autômatos Celulares com Pontos Quânticos (QCA) é uma promissora alternativa a atual tecnologia baseada em silício para fabricação de circuitos integrados. Diferente das tecnologias baseadas em silício, QUA não utiliza o fluxo de correntes elétricas na codificação de informações, e sim interação Coulombiana, resultando em baixo consumo energético. O projeto de circuitos QCA introduz novos desafios aos tradicionais métodos usados no mapeamento, posicionamento e roteamento de circuitos no nível de portas. O uso de um esquema de clock é recomendável para garantir a escalabilidade e regularidade nas soluções, pois todos caminhos internos em um circuito QCA devem estar balanceados. Este trabalho propõe uma abordagem inovadora para o posicionamento e roteamento de circuitos QCA de forma semi-automática, baseando-se em sobreposição de layout criados sobre o esquema de clock USE. É apresentada uma forma eficiente de particiona- mento criada sobre o paradigma de divisão e conquista a fim de reduzir o esforço na obtenção de soluções. As partições são criadas através de análises topológicas sobre o grafo onde é estudado o impacto de caminhos reconvergentes e interações de redes complexas. O uso de portas de maioria na construção de circuitos mostra consideráveis benefícios ao projeto de circuitos QCA, reduzindo sua complexidade e melhorando a qualidade das soluções encontradas. Os resultados obtidos nesse trabalho apresentam redução na área total das soluções de mais de 50% em com- paração com abordagens anteriores. Por fim, as soluções geradas são validadas na ferramenta de simulação QCA Designer. The nanotechnology of Quantum Dot Cellular Automata (QCA) is promising al- ternative to current silicon-based technology used in the manufacture of integrated circuits. Unlike silicon-based technologies, QCA does not use the flow of electric currents in information coding, this is accomplished through electromagnetic inte- raction, allowing to reach high frequencies with low energy consumption. The QCA circuit design introduces new challenges to the traditional methods used in the map- ping, placement and routing of circuits at the gate-level. The use of a clock scheme is recommended to guarantee the scalability and regularity of the solutions, since all internal paths in a QCA circuit must be balanced. This work proposes a novel approach to automatically map a gate-level circuit onto a QCA layout by using a merge overlapping approach, and a universal clock scheme to provide scalability. An efficient form of partitioning created on the division and conquest paradigm is presented in order to reduce the effort to obtain solutions. Partitions are created through topological analyzes of the graph where the impact of reconverting paths and complex network interactions is analyzed. The use of majority gates in circuit construction provides considerable benefits to the design of QCA circuits, reducing their complexity and improving the quality of the solutions. The results obtained in this work present a reduction in the total area of the solutions of more than 50% compared to previous approaches. Finally, the generated solutions are validated in the QCADesigner simulation tool. |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|