КМОП-реализация обучаемого порогового логического элемента. Часть 1: проектирование и схема обучения
| Jazyk: | ruština |
|---|---|
| Rok vydání: | 2014 |
| Předmět: | |
| Zdroj: | Информационно-управляющие системы. |
| ISSN: | 1684-8853 |
| Popis: | Цель: показать возможность реализации в КМОП-технологии, использующей современные проектные нормы, аналого-цифрового искусственного нейрона на примере построения логического порогового элемента, обучаемого сложным пороговым логическим функциям. Методы: представление нейрона МакКаллока - Питтса в виде отношения суммы взвешенных входов к порогу и разработка методики построения обучаемого порогового элемента, состоящего из синапсов, проводимость которых определяется входными переменными и их приведенными к порогу функции весами, накапливаемыми в процессе обучения на элементах аналоговой памяти; высокочувствительного компаратора, сравнивающего суммарную проводимость синапсов с проводимостью p-канальной части компаратора, представляющей наибольшее возможное значение порога; трех выходных усилителей с разными значениями порогов срабатывания. Результаты: показано, что реализуемость такого обучаемого порогового элемента зависит только от величины порога и не зависит от суммы весов входов и их числа. Элемент может быть обучен реализации произвольных пороговых логических функций, порог которых не превосходит некоторой заданной величины. Рассматриваемая в статье схема элемента ориентирована на максимальное значение порога, равное 89, и может реализовать любую пороговую функцию 10 переменных. Предложена схема обучения порогового элемента, которая осуществляет параллельное формирование весов активных входов и автоматический выбор величины шага обучения. Все практические результаты в работе получены с использованием SPICE-моделирования схем, построенных в КМОП-технологии 0,18 мкм. Практическая значимость: существенно расширены функциональные возможности обучаемого порогового элемента, который может быть использован в системах логического распознавания образов, а также при создании нового поколения нейрочипов. Purpose: The objective is to show a possibility of implementation an analog-digital artificial neuron on the example of building a logical threshold element learning complex logical threshold functions in CMOS technology which uses modern design standards. Methods: representation of McCulloch Pitts neuron in the form of relation of the total of weighted inputs to the threshold and development of a methodology of designing a threshold logical learning element consisting of synopses which conductivity depends on input variables and their threshold weights reduced to function which are accumulated during a learning process in analog memory elements; a high sensitive comparator which compares total conductivity of synapses with conductivity of its p-channel part represents the highest function threshold value; and three output amplifiers with different firing thresholds. Results: It has been shown that implementability of a threshold learning element depends only on a function threshold value and does not depend on the total of input weights and their number. The element can be trained to implement an arbitrary threshold function which threshold does not exceed a given value. The element circuit considered in the paper is oriented towards the maximum threshold value equal to 89 and is capable to implement any threshold function of 10 variables. There has been proposed a training diagram which provides parallel forming of weights for active inputs and makes an automatic choice a value of a learning step. All practical results are received using PSPICE simulation of circuits constructed in CMOS technology of 0.18 micron. Practical relevance: There have been considerably extended functional possibilities of the proposed threshold learning element. It can be applied in logical systems of image recognition and for creation a new generation of neuron chips. |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|