Conception d’une microarchitecture SMT avec ordonnancement hardware pour applications temps réel

Autor:	Donies, Martin
Přispěvatelé:	UCL - Ecole polytechnique de Louvain, Legat, Jean-Didier
Jazyk:	francouzština
Rok vydání:	2016
Předmět:	Real time Ordonnanceur hardware Hardware scheduler Simultaneous Multithreading Microarchitecture Multithread Temps réel
Popis:	Les techniques employées pour améliorer le débit d'instructions des microprocesseurs peuvent avoir un impact sur la prédictibilité des exécutions et l'exploitation du parallélisme peut introduire un surcoût lié à leur gestion. Ce mémoire propose une approche de conception d'une microarchitecture processeur visant à résoudre ces deux problématiques conjointement. Il sera montré expérimentalement qu'il est possible d'obtenir un temps d'exécution et un temps de réponse déterministe sans impacter le taux d'utilisation du processeur. Il sera aussi montré que cette approche permet d'éliminer le coût en performance des changements de contexte et de l'ordonnancement multi-tâches. Master [120] : ingénieur civil électricien, Université catholique de Louvain, 2016
Databáze:	OpenAIRE
Externí odkaz:	https://explore.openaire.eu/search/publication?articleId=od______1493::d88bf10bf8761c57974ef0a73230a005 https://hdl.handle.net/2078.1/thesis:8117 Zobrazit plný text záznamu