Hybrid Check Node Architectures for NB-LDPC Decoders
| Autor: | Cedric Marchand, Laura Conde-Canencia, Emmanuel Boutillon, Hassan Harb, Ali Chamas Al Ghouwayel |
|---|---|
| Přispěvatelé: | Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (UMR 3192) (Lab-STICC), Université européenne de Bretagne - European University of Brittany (UEB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Télécom Bretagne-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Lab-STICC_UBS_CACS_IAS, Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL), Lebanese University [Beirut] (LU), Lebanese International University (LIU) |
| Rok vydání: | 2019 |
| Předmět: |
Very-large-scale integration
Computer science Computation 020208 electrical & electronic engineering Galois theory 02 engineering and technology Parallel computing NB-LDPC VLSI [SPI.TRON]Engineering Sciences [physics]/Electronics Application-specific integrated circuit Hardware and Architecture Foward-Backward 0202 electrical engineering electronic engineering information engineering NB_LDPC Electrical and Electronic Engineering Low-density parity-check code Check Node Electrical efficiency Decoding methods syndrome-based Coding (social sciences) |
| Zdroj: | IEEE Transactions on Circuits and Systems I: Regular Papers IEEE Transactions on Circuits and Systems I: Regular Papers, IEEE, 2019, 66 (2), pp.869-880. ⟨10.1109/TCSI.2018.2866882⟩ |
| ISSN: | 1558-0806 1549-8328 |
| Popis: | This paper proposes a unified framework to describe the check node architectures of non-binary low-density parity-check (NB-LDPC) decoders. Forward–backward, syndrome-based, and pre-sorting approaches are first described. Then, they are hybridized in an effective way to reduce the amount of computation required to perform a check node. This paper is specially impacting check nodes of high degrees (or high coding rates). Results of 28-nm ASIC post-synthesis for a check node of degree 12 (i.e., a code rate of 5/6 with a degree of variable equal to 2) are provided for NB-LDPC over GF(64) and GF(256). While simulations show almost no performance loss, the new proposed hybrid implementation check node increases the hardware and the power efficiency by a factor of six compared with the classical forward–backward architecture. This leads to the first ever reported implementation of a degree 12 check node over GF(256), and these preliminary results open the road to high decoding throughput, high rate, and high-order Galois field NB-LDPC decoder with a reasonable hardware complexity. |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|