Task clustering approach to optimize the scheduling on a partially dynamically reconfigurable FPGAs for image processing algorithms
| Autor: | François Berry, Maxime Pelcat, Dominique Heller, Jean-Philippe Diguet, El Mehdi Abdali |
|---|---|
| Přispěvatelé: | Laboratoire des sciences et matériaux pour l'électronique et d'automatique (LASMEA), Université Blaise Pascal - Clermont-Ferrand 2 (UBP)-Centre National de la Recherche Scientifique (CNRS), Institut Pascal (IP), Université Blaise Pascal - Clermont-Ferrand 2 (UBP)-SIGMA Clermont (SIGMA Clermont)-Centre National de la Recherche Scientifique (CNRS), Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique) |
| Jazyk: | angličtina |
| Rok vydání: | 2016 |
| Předmět: |
Reconfigurable
Dynamically reconfigurable architecture Computer science Distributed computing Field programmable gate arrays (FPGA) Execution platforms High efficient 02 engineering and technology Degrees of freedom (mechanics) Scheduling (computing) [INFO.INFO-NI]Computer Science [cs]/Networking and Internet Architecture [cs.NI] Software Hardware Image processing Reconfigurable architectures Gate array Digital image processing 0202 electrical engineering electronic engineering information engineering Cluster analysis Field-programmable gate array business.industry Scheduling Task clustering Control reconfiguration Computer hardware Cameras Reconfigurable computing Reconfigurable hardware 020202 computer hardware & architecture [SPI.TRON]Engineering Sciences [physics]/Electronics Partial dynamic reconfiguration Dynamic models Tracking (position) Hardware constraints Embedded system business Image processing algorithm |
| Zdroj: | ICDSC |
| DOI: | 10.1145/2967413.2974042⟩ |
| Popis: | International audience; Field-programmable gate array (FPGAs) are classified as high efficient computational execution platform. However their limited density makes them not suitable for highly demanding algorithms. The Partial Dynamic Reconfiguration (PDR) concept overcomes this problem by rising the FPGA reuse from one task to another. Nonetheless, the scheduling on partially dynamically reconfigurable architectures involves several degrees of freedom and hardware constraints to be managed, which makes the PDR more challenging. In this paper we propose a task clustering approach to optimize the scheduling on PDR FPGAs. By clustering tasks, the approach moves the optimizing overhead from hardware side into the software side, which is largely simple. © 2016 ACM. |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|