Sub-15nm gate-all-around field effect transistors on vertical silicon nanowires
| Autor: | Xiang-Lei Han, N. Clement, Guilhem Larrieu, Youssouf Guerfi |
|---|---|
| Přispěvatelé: | Équipe Matériaux et Procédés pour la Nanoélectronique (LAAS-MPN), Laboratoire d'analyse et d'architecture des systèmes (LAAS), Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT)-Université de Toulouse (UT)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Université de Toulouse (UT)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J), Université de Toulouse (UT)-Université Toulouse III - Paul Sabatier (UT3), Université de Toulouse (UT)-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université de Toulouse (UT)-Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT), Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520 (IEMN), Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF), Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées |
| Jazyk: | angličtina |
| Rok vydání: | 2017 |
| Předmět: |
Materials science
Nanowire Nanotechnology 02 engineering and technology Hardware_PERFORMANCEANDRELIABILITY 01 natural sciences 7. Clean energy [SPI]Engineering Sciences [physics] Reliability (semiconductor) 0103 physical sciences Materials Chemistry Hardware_INTEGRATEDCIRCUITS Electrical and Electronic Engineering [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics Silicon nanowires Nanoscopic scale Scaling 010302 applied physics business.industry 021001 nanoscience & nanotechnology Condensed Matter Physics Electronic Optical and Magnetic Materials Inverter Optoelectronics Field-effect transistor 0210 nano-technology business Layer (electronics) Hardware_LOGICDESIGN |
| Zdroj: | Solid-State Electronics Solid-State Electronics, 2017, 130, pp.9-14. ⟨10.1016/j.sse.2016.12.008⟩ Solid-State Electronics, Elsevier, 2017, 130, pp.9-14. ⟨10.1016/j.sse.2016.12.008⟩ |
| ISSN: | 0038-1101 |
| DOI: | 10.1016/j.sse.2016.12.008⟩ |
| Popis: | International audience; A vertical MOS architecture implemented on Si nanowire (NW) array with a scaled Gate-All-Around (14 nm) and symmetrical diffusive S/D contacts is presented with noteworthy demonstrations in both processing (layer engineering at nanoscale), and in electrical properties (high electrostatic control, low defect level, multi-Vt platform). Furthermore, the versatility and reliability of this technology is evidenced with a CMOS inverter, providing bright perspectives for ultimate scaling. |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|
Full Text from ScienceDirect