Power-efficient reliable register file for aggressive-environment applications

Autor: Ozcan Ozturk, Ihsen Alouani, Smail Niar, Hamzeh Ahangari
Přispěvatelé: Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520 (IEMN), Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF), COMmunications NUMériques - IEMN (COMNUM - IEMN), Institut d’Électronique, de Microélectronique et de Nanotechnologie - Département Opto-Acousto-Électronique - UMR 8520 (IEMN-DOAE), Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF)-Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF)-Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520 (IEMN), Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF)-Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF), INSA Institut National des Sciences Appliquées Hauts-de-France (INSA Hauts-De-France), Institut National des Sciences Appliquées (INSA), Bilkent University [Ankara], Laboratoire d'Automatique, de Mécanique et d'Informatique industrielles et Humaines - UMR 8201 (LAMIH), Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF)-INSA Institut National des Sciences Appliquées Hauts-de-France (INSA Hauts-De-France), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA), Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF)-Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF)-INSA Institut National des Sciences Appliquées Hauts-de-France (INSA Hauts-De-France)-Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520 (IEMN), Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF)-Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF)-INSA Institut National des Sciences Appliquées Hauts-de-France (INSA Hauts-De-France), Ahangari, Hamzeh, Öztürk, Özcan
Jazyk: angličtina
Rok vydání: 2020
Předmět:
normal operating conditions
Computer science
reduced power budget
power aware computing
microprocessor chips
floating point critical bits
Register file
02 engineering and technology
[INFO.INFO-AI]Computer Science [cs]/Artificial Intelligence [cs.AI]
[SPI]Engineering Sciences [physics]
[INFO.INFO-NI]Computer Science [cs]/Networking and Internet Architecture [cs.NI]
serious design challenge
embedded system manufacturers
0202 electrical engineering
electronic engineering
information engineering
flip-flops
RF architecture
Data processing
adjacent byte-level narrow-width values
highly aggressive operating conditions
counterpart register
integrated circuit reliability
on-board data processing
fault immune computing systems
020202 computer hardware & architecture
Significand
Hardware and Architecture
aggressive environments
Instruction pipeline
embedded systems
low power budget
[SPI.SIGNAL]Engineering Sciences [physics]/Signal and Image processing
Computer hardware
Floating point
Exploit
floating point RF reliability enhancement techniques
Power budget
processor pipeline
aggressive-environment applications
critical element
adjacent register hardened RF
integer registers
nonutilised bits
[INFO]Computer Science [cs]
Electrical and Electronic Engineering
reliability
business.industry
Power efficient
[SPI.TRON]Engineering Sciences [physics]/Electronics
floating point arithmetic
authors propose
embedded processors
power-efficient reliable register file
error hardening
business
Software
Zdroj: IET Computers & Digital Techniques
IET Computers & Digital Techniques, 2020, 14 (1), pp.1-8. ⟨10.1049/iet-cdt.2018.5047⟩
IET Computers & Digital Techniques, Institution of Engineering and Technology, 2020, 14 (1), pp.1-8. ⟨10.1049/iet-cdt.2018.5047⟩
IET Computers and Digital Techniques
ISSN: 1751-8601
1751-861X
DOI: 10.1049/iet-cdt.2018.5047⟩
Popis: International audience; In a context of increasing demands for on-board data processing, insuring reliability under reduced power budget is a serious design challenge for embedded system manufacturers. Particularly, embedded processors in aggressive environments need to be designed with error hardening as a primary goal, not an afterthought. As Register File (RF) is a critical element within the processor pipeline, enhancing RF reliability is mandatory to design fault immune computing systems. This study proposes integer and floating point RF reliability enhancement techniques. Specifically, the authors propose Adjacent Register Hardened RF, a new RF architecture that exploits the adjacent byte-level narrow-width values for hardening integer registers at runtime. Registers are paired together by special switches referred to as joiners and non-utilised bits of each register are exploited to enhance the reliability of its counterpart register. Moreover, they suggest sacrificing the least significant bits of the Mantissa to enhance the reliability of the floating point critical bits, namely, Exponent and Sign bits. The authors' results show that with a low power budget compared to state of the art techniques, they achieve better results under both normal and highly aggressive operating conditions.
Databáze: OpenAIRE
Externí odkaz: