WCET-aware parallelization of model-based applications for multi-cores: The ARGO approach
Autor: | Steven Derrien, Nikolaos S. Voros, Jürgen Becker, Simon Reder, Harald Bucher, Isabelle Puaut, Damien Hardy, Timon D. ter Braak, Panayiotis Alefragis, Christian Ferdinand, Angeliki Kritikakou, Imen Fassi, Umut Durak, Timo Stripf, Gerard Rauwerda, Clément David, Kim Sunesen, Martin Sicks, Marcus Bednara, Yann Debray |
---|---|
Přispěvatelé: | Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources (CAIRN), Inria Rennes – Bretagne Atlantique, Institut National de Recherche en Informatique et en Automatique (Inria)-Institut National de Recherche en Informatique et en Automatique (Inria)-ARCHITECTURE (IRISA-D3), Institut de Recherche en Informatique et Systèmes Aléatoires (IRISA), Université de Rennes (UR)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université de Bretagne Sud (UBS)-École normale supérieure - Rennes (ENS Rennes)-Institut National de Recherche en Informatique et en Automatique (Inria)-CentraleSupélec-Centre National de la Recherche Scientifique (CNRS)-IMT Atlantique (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-Université de Rennes (UR)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-Institut de Recherche en Informatique et Systèmes Aléatoires (IRISA), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université de Bretagne Sud (UBS)-École normale supérieure - Rennes (ENS Rennes)-CentraleSupélec-Centre National de la Recherche Scientifique (CNRS)-IMT Atlantique (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT), ARCHITECTURE (IRISA-D3), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université de Bretagne Sud (UBS)-École normale supérieure - Rennes (ENS Rennes)-Institut National de Recherche en Informatique et en Automatique (Inria)-Télécom Bretagne-CentraleSupélec-Centre National de la Recherche Scientifique (CNRS)-Université de Rennes (UR)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université de Bretagne Sud (UBS)-École normale supérieure - Rennes (ENS Rennes)-Institut National de Recherche en Informatique et en Automatique (Inria)-Télécom Bretagne-CentraleSupélec-Centre National de la Recherche Scientifique (CNRS), Pushing Architecture and Compilation for Application Performance (PACAP), Technological Educational Intitute of Western Greece (TWG), Technological Educational Institute of Western Greece [Patra] (TEI), Fraunhofer Institute for Integrated Circuits (Fraunhofer IIS), Fraunhofer (Fraunhofer-Gesellschaft), Institute for Chemical Technology and Polymer Chemistry, Karlsruhe Institute of Technology (KIT), Consortium Scilab (Digitéo), Institut National de Recherche en Informatique et en Automatique (Inria)-Digitéo, Deutsches Zentrum für Luft- und Raumfahrt (DLR), AbsInt GmbH (Angewandte Informatik), AbsInt, Emmtrix Technologies, Recore Symtems [Enschede], Recore Systems, European Project: 688131,H2020 Pilier Industrial Leadership,H2020-ICT-2015,ARGO(2016), Université de Bretagne Sud (UBS)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-Institut National de Recherche en Informatique et en Automatique (Inria)-École normale supérieure - Rennes (ENS Rennes)-Centre National de la Recherche Scientifique (CNRS)-Université de Rennes 1 (UR1), Université de Rennes (UNIV-RENNES)-CentraleSupélec-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-Université de Bretagne Sud (UBS)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-Inria Rennes – Bretagne Atlantique, Institut National de Recherche en Informatique et en Automatique (Inria), CentraleSupélec-Télécom Bretagne-Université de Rennes 1 (UR1), Université de Rennes (UNIV-RENNES)-Université de Rennes (UNIV-RENNES)-Institut National de Recherche en Informatique et en Automatique (Inria)-École normale supérieure - Rennes (ENS Rennes)-Université de Bretagne Sud (UBS)-Centre National de la Recherche Scientifique (CNRS)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-Institut National des Sciences Appliquées (INSA)-CentraleSupélec-Télécom Bretagne-Université de Rennes 1 (UR1), Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-Institut National des Sciences Appliquées (INSA), Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-École normale supérieure - Rennes (ENS Rennes)-Centre National de la Recherche Scientifique (CNRS)-Université de Rennes 1 (UR1) |
Rok vydání: | 2017 |
Předmět: |
[INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR]
Computer science compiler optimizations model-based design 02 engineering and technology Parallel computing [INFO.INFO-SE]Computer Science [cs]/Software Engineering [cs.SE] Domain (software engineering) Hardware 0202 electrical engineering electronic engineering information engineering WCET estimation Argo Multi-core processor Supercomputer Program processors 020202 computer hardware & architecture Multicore processing [INFO.INFO-PF]Computer Science [cs]/Performance [cs.PF] real-time systems Computer architecture Flugdynamik und Simulation Programming paradigm Programming 020201 artificial intelligence & image processing [INFO.INFO-ES]Computer Science [cs]/Embedded Systems Estimation |
Zdroj: | Design, Automation & Test in Europe Conference & Exhibition (DATE), 2017 Design Automation and Test in Europe (DATE) Design Automation and Test in Europe (DATE), 2017 Design Automation and Test in Europe (DATE), 2017, Mar 2017, Lausanne, Switzerland. pp.286-289, ⟨10.23919/DATE.2017.7927000⟩ DATE |
DOI: | 10.23919/DATE.2017.7927000 |
Popis: | International audience; Parallel architectures are nowadays not only confined to the domain of high performance computing, they are also increasingly used in embedded time-critical systems. The ARGO H2020 project 1 provides a programming paradigm and associated tool flow to exploit the full potential of architectures in terms of development productivity, time-to-market, exploitation of the platform computing power and guaranteed real-time performance. In this paper we give an overview of the objectives of ARGO and explore the challenges introduced by our approach. |
Databáze: | OpenAIRE |
Externí odkaz: |