A2RAM Compact Modeling: From DC to 1T-DRAM Memory Operation

Autor: F. Tcheme Wakam, Gerard Ghibaudo, Sorin Cristoloveanu, M. Bawedin, Joris Lacord, J.-Ch. Barbe, Sebastien Martinie
Přispěvatelé: Institut de Microélectronique, Electromagnétisme et Photonique - Laboratoire d'Hyperfréquences et Caractérisation (IMEP-LAHC ), Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP )-Université Savoie Mont Blanc (USMB [Université de Savoie] [Université de Chambéry])-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes [2016-2019] (UGA [2016-2019]), Commissariat à l'énergie atomique et aux énergies alternatives - Laboratoire d'Electronique et de Technologie de l'Information (CEA-LETI), Direction de Recherche Technologique (CEA) (DRT (CEA)), Commissariat à l'énergie atomique et aux énergies alternatives (CEA)-Commissariat à l'énergie atomique et aux énergies alternatives (CEA), Laboratoire d'électronique et des technologies de l'Information [Sfax] (LETI), École Nationale d'Ingénieurs de Sfax | National School of Engineers of Sfax (ENIS), Institut de Microélectronique, Electromagnétisme et Photonique - Laboratoire d'Hyperfréquences et Caractérisation (IMEP-LAHC), Université Savoie Mont Blanc (USMB [Université de Savoie] [Université de Chambéry])-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes (UGA)-Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP ), Université Grenoble Alpes (UGA)
Jazyk: angličtina
Rok vydání: 2019
Předmět:
Zdroj: Solid-State Electronics
Solid-State Electronics, Elsevier, 2019, pp.107732. ⟨10.1016/j.sse.2019.107732⟩
Solid-State Electronics, Elsevier, 2020, 168, pp.107731. ⟨10.1016/j.sse.2019.107731⟩
ISSN: 0038-1101
DOI: 10.1016/j.sse.2019.107732⟩
Popis: In this work, we present a compact modeling of capacitorless A2RAM memory cell. It is obtained by combining A2RAM DC compact model with an equivalent circuit that mimics the memory state. The DC modeling is achieved by considering the A2RAM architecture as the combination of a SOI transistor in parallel with a variable-resistance bridge. The crucial aspect is the analytical description of the bridge threshold voltage. The complete A2RAM compact model is implemented in Verilog-A to allow the use of SPICE simulator. DC and memory characteristics are validated by TCAD. SPICE simulations show the operation of 2 × 2 A2RAM matrix.
Databáze: OpenAIRE