FPGA LDPC decoder implementation and optimization its power consumption

Autor:	A. M. Levadniy, Y. A. Grebenko, Mpei, M. Y. Zinchenko
Rok vydání:	2020
Předmět:	business.industry Power consumption Computer science Embedded system Low-density parity-check code business Field-programmable gate array
Zdroj:	T-Comm. 14:4-10
ISSN:	2072-8743 2072-8735
DOI:	10.36724/2072-8735-2020-14-3-4-10
Databáze:	OpenAIRE
Externí odkaz:	https://explore.openaire.eu/search/publication?articleId=doi_________::a92e70ad614911221ead9a3285b2f067 https://doi.org/10.36724/2072-8735-2020-14-3-4-10 Zobrazit plný text záznamu