Каскадный LDPC/RS кодек на ПЛИС
Jazyk: | ruština |
---|---|
Rok vydání: | 2020 |
Předmět: |
LDPC
Reed-Solomon codes Computer science Concatenated error correction code error-correcting coding низкоплотностные коды помехоустойчивое кодирование Parallel computing каскадный кодек про- граммируемая логическая интегральная схема low-density parity check codes коды Рида-Соломона concatenated codec Electrical and Electronic Engineering Low-density parity-check code Field-programmable gate array FPGA field programmable gate arrays |
DOI: | 10.34832/elsv.2020.4.3.010 |
Popis: | Представлены результаты разработки каскадного кодека на ПЛИС с внутренним низкоплотностным (НП) кодом стандарта DVB-S2 и внешним кодом Рида-Соломона, позволяющим полностью исключить явление остаточного уровня ошибок.В программируемых логических интегральных схемах (ПЛИС) были реализованы кодер НП-кода с алгоритмом кодирования нерегулярное повторение с накоплением и декодер с модифицированным алгоритмом минимум-сумм . Проведена оценка влияния остаточного уровня ошибок на качество декодирования. Приведены описания разработанной архитектуры, экспериментального стенда и используемые ресурсы ПЛИС. The paper presents the results of the development of a cascade codec on FPGAs with an internal low-density parity-check (LDPC) code of the DVB-S2 standard and an external Reed-Solomon code, that completely eliminates the phenomenon of residual errors. LDPC-code encoder with an irregular repetition with accumulation encoding algorithm and a decoder with a modified minimum sums algorithm were implemented in programmable logic integrated circuits (FPGA). The influence of the residual error level on the decoding quality is estimated. The paper presents the developed architecture, a description of the experimental stand and the FPGA resources. №03(4.3) (2020) |
Databáze: | OpenAIRE |
Externí odkaz: |