Behavior of SiC-MOSFETs under temperature and voltage stress

Autor: Rescher, Gerald
Jazyk: angličtina
Rok vydání: 2018
Předmět:
DOI: 10.34726/hss.2018.60783
Popis: Siliziumcarbid (SiC) verspricht als Halbleiter mit großer Bandlücke (englisch: wide-band-gap, WBG) enorme Vorteile für Leistungshalbleiterbauelemente. Im Vergleich zu auf Silizium basierenden Metall-Oxid-Halbleiter Feldeffekttransistoren (englisch: MOSFETs), erlauben auf Siliziumcarbid basierende MOSFETs einen Betrieb bei höherer Temperatur, höherer Frequenz und höherer Leistungsdichte. Darüber hinaus sind durch die Verwendung von SiC-MOSFETs deutlich reduzierte statische und dynamische Verluste möglich, wodurch passive Bauteile und Kühlkörper auf Systemebene signifikant verkleinert werden können. All diese Vorteile machen auf SiC basierende Systemlösungen weitaus effizienter, leichter, kompakter und auch kostengünstiger als Systeme, welche rein auf Siliziumtechnologie aufgebaut sind. Trotz all dieser Vorteile bleibt die erreichte Leistung aktueller 4H-SiC-MOSFETs immer noch weit entfernt von den theoretischen Materialgrenzen. Insbesondere die Ursachen der geringen Beweglichkeit der Kanalelektronen und der erhöhten Spannungsund Temperaturinstabilität der Schwellspannung (englisch: bias temperature instability, BTI), welche sich in manchen Charakteristika grundlegend von siliziumbasierten MOSFETs unterscheidet, müssen verstanden und auf die Langzeitzuverlässigkeit hin bewertet werden. Aus diesem Grund liegt der Schwerpunkt dieser Arbeit in der Untersuchung der Schwellspannungsinstabilität, welche nach Temperaturund Spannungsbeanspruchung des Gate-Oxids auftritt. Im Gegensatz zu Si-MOSFETs, bei denen der größte Teil dieser Instabilität aus energetisch breit verteilten Defektstellen innerhalb des Gate Oxides stammt, spielen bei SiC-basierten MOSFETs zwei unterschiedliche Komponenten eine wichtige Rolle. Die erste Komponente, welche insbesondere als Spannungshysterese in der Transferkennlinie für Gatespannungen unterhalb der Schwellspannung sichtbar ist, kann auf den Einfang von Löchern in Defektstellen direkt am Interface zwischen 4H-SiC und SiO2 zurückgeführt werden. Die Dichte dieser Defektzustände hängt wesentlich von der Kristallebene des Inversionskanals ab und ist bei MOSFETs mit dem Inversionskanal entlang der c-Achse um etwa eine Größenordnung höher als bei MOSFETs mit dem Inversionskanal parallel zur Waferoberfläche. Im Gegensatz zu BTI in Si-MOSFETs, sind diese Zustände im normalen Betrieb über eine Gatespannung oberhalb der Schwellenspannung vollständig entladbar und zeigen keinerlei Einfluss auf das Langzeitdegradationsverhalten des Bauteils. Offene Kohlenstoffbindungen am Interface gelten als wahrscheinlichster Kandidat für diese Defektstellen. Die zweite Komponente ist ähnlich zu BTI auf siliziumbasierten MOSFETs und stammt höchstwahrscheinlich von Defektzuständen im SiO2, welche energetisch nahe am Leitungsband von 4H-SiC liegen. In dieser Arbeit wurden kommerziell erhältliche state-of-the-art SiC-Leistungs-MOSFETs wurden auf ihr BTI Verhalten hin untersucht. Es wird gezeigt, dass alle derzeit auf dem Markt erhältlichen SiC-MOSFETs ein nahezu identisches Einsatzspannungsdriftverhalten zeigen. Im Gegensatz zu siliziumbasierten MOSFETs, führt selbst ein Betrieb nahe der Schwellenspannung zu einer Spannungsverschiebung im Bereich von mehreren hundert Millivolt. Weiters wurden verschiedene Techniken zur Messung der Spannungsverschiebung untersucht. Insbesondere wird dargestellt, dass in standardisierten Messvorschriften wie dem JEDEC Standard, der Großteil der extrahierten Spannungsverschiebungen aus vollständig reversiblen, schaltund stressunabhängigen Effekten stammt. Aus diesem Grund wird eine neue Driftauswertungstechnik vorgeschlagen, welche mittels Vorkonditionierung durch einen Akkumulationspuls eine exakte Extraktion der permanenten Komponente der Spannungsverschiebung ermöglicht. Ein weiterer signifikanter Vorteil ist, dass diese Messmethode kaum von der Zeitverzögerung der Messung abhängt. Im letzten Teil dieser Arbeit werden die Auswirkungen der verschiedenen Hochtemperaturprozesse, welche für die Fertigung der Leistungshalbleiterbauelemente nötig sind, auf den Ladezustand der SiC/SiO2-Grenzfläche untersucht. Es wird gezeigt, dass ein hohes Wärmebudget zu einer signifikanten Anhäufung von positiven Ladungen an der SiC/SiO2 Schnittstelle führt. Dieser Aufbau von positiven Ladungen beginnt nach der Abscheidung des polykristallinen Gate-Kontakts und setzt sich in allen weiteren Prozessschritten, welche über ein hohes Wärmebudget mit Temperaturen über 500C verfügen fort. Der atomare Ursprung der eigebauten Ladungen ist nach wie vor unbekannt. Möglicherweise spielt hier Wasserstoff, welcher durch die Abscheidung des polykristallinen Gate Kontakts in großen Mengen eingebaut wird, eine wichtige Rolle. Durch die Abhängigkeit des Ladungseinbaus vom Temperaturbudget wurde eine Energiebarriere von ca. 1,3 eV aus den experimentellen Daten extrahiert, welche gut zu den theoretischen, auf Wasserstoff basierenden, Defektmechanismen passen würde.
Silicon Carbide (SiC), as a wide band gap semiconductor, promises superior performance for power devices. Compared to Silicon-based devices, MOSFETs based on SiC can be operated at higher temperature, higher frequency and higher power density. Furthermore, they provide significantly reduced static and dynamic losses, which allows for shrinking passive components and heatsinks at the system level. All of these benefits make full SiC system solutions more efficient, lighter, compact and even less expensive than their silicon based counterparts. Despite all of the benefits mentioned above, 4H-SiC-MOSFETs still perform far from their theoretical limits. Especially their low channel mobility and increased threshold voltage variations, which differ substantially from silicon based devices in certain aspects, need to be understood and assessed. Therefore, the main focus of this thesis is the investigation of bias temperature instabilities (BTI), which arise after temperature and voltage stress of the gate oxide. Unlike in Si based MOSFETs, where the major part of BTI originates from trap states within the SiO2-film, 2 independent components are identified on SiC-based MOSFETs. The first component is especially visible as a gate voltage hysteresis in the subthreshold regime of the transfer characteristics. This hysteresis may reach several volts and originates from hole capture in traps states at the 4H-SiC/SiO2 interface. The density of these states depends significantly on the crystal plane of the inversion channel and is approximately one order of magnitude higher on devices with the inversion channel along the c-axis. Furthermore, the observed hysteresis scales with the charge pumping signal and is nearly independent of temperature. Unlike in classic BTI in silicon based devices, the observed hysteresis is fully recoverable in normal device operation within micro seconds via a gate voltage above the threshold voltage and does not impact the long-term device reliability. Carbon dangling bonds are suggested as the most promising defect candidate for these states. The second component is similar to what is observed on silicon based devices and most likely originates from border trap states in the SiO2, which are energetically located close to the conduction band of 4H-SiC. In the first section of this thesis, similarities in BTI of commercially available SiC-power MOSFETs are presented with the conclusion that all devices available on the market today show a nearly identical drift behavior. As opposed to silicon based devices, even an operation close to the threshold voltage causes a voltage shift in the range of hundreds of millivolts. The second section focuses on various voltage shift measurement techniques. It will be demonstrated that most of the observed voltage shift in 4H-SiC based devices originates from fully reversible and stress-independent components. A new drift evaluation technique using device preconditioning is proposed, which allows for a more comprehensive and nearly measurement delay-time-independent extraction of the permanent voltage shift component. In the last part of this thesis, the impact of various high-temperature processing steps on the charge state of the SiC/SiO2 interface was investigated. It will be shown that a high thermal budget results in an significant accumulation of positive charges at the SiC/SiO2 interface. The build-up of positive charges starts after the deposition of the polycrystalline gate contact, and continues in all additional processing steps, in which the sample is exposed to a high thermal budget with temperatures above 500C. Furthermore, the presence of an electric field in the oxide, which likely enables diffusion of the positive charges to the SiC/SiO2 interface during the high temperature processing steps, is of fundamental importance for the observed mechanism. The atomic origin of the charge build-up is still unknown but likely linked to hydrogen, which is incorporated during the poly-Si deposition. An energy barrier of approximately 1.3 eV was extracted from the experimental data.
Databáze: OpenAIRE
Externí odkaz: