Hazard driven test generation for SMT processors

Autor:	P. Singh, V. Narayanan, D. L. Landis
Rok vydání:	2012
Zdroj:	2012 Design, Automation & Test in Europe Conference & Exhibition (DATE).
DOI:	10.1109/date.2012.6176472
Databáze:	OpenAIRE
Externí odkaz:	https://explore.openaire.eu/search/publication?articleId=doi_________::02d758a1d07bb9c4fd835c6e6b256aab https://doi.org/10.1109/date.2012.6176472 Zobrazit plný text záznamu