Disseny d'una llibreria de blocs digitals integrats VLSI CMOS
| Autor: | Morales Olivencia, Ariadna |
|---|---|
| Přispěvatelé: | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Cosp Vilella, Jordi |
| Jazyk: | Catalan; Valencian |
| Rok vydání: | 2021 |
| Předmět: |
Complementary metal oxide semiconductors
Sumador Layout Multiplexor Temps de retard Transistor CMOS Enginyeria electrònica [Àrees temàtiques de la UPC] Llibreries Potència dissipada Bookstores Transistors PAD VLSI MOSFET Esquemàtic Llibreria Tecnologia 50 nm Taula de la veritat PMOS Metall-òxid-semiconductors complementaris Circuit digital NMOS |
| Zdroj: | UPCommons. Portal del coneixement obert de la UPC Universitat Politècnica de Catalunya (UPC) |
| Popis: | El present treball consisteix en la realització d’una llibreria que contindrà l'esquema a nivell de transistors i el layout d’un conjunt de circuits digitals CMOS VLSI de complexitat mitjana habitualment utilitzats en dissenys de circuits integrats. Aquests blocs seran un conjunt de PAD, blocs aritmètics i lògics i multiplexors. Dels quals s’ha estudiat la seva taula de la veritat, el seu temps de retard i la seva potència dissipada per tal d’observar el seu correcte funcionament. La llibreria estudiada consta de 16 circuits dissenyats i amb característiques de la tecnologia CMOS de 50 nm les quals podrien ser integrades a qualsevol disseny. El presente trabajo consiste en la realización de una librería que contendrá el esquema a nivel de transistores y el layout de un conjunto de circuitos digitales CMOS VLSI de complejidad media habitualmente utilizados en diseños de circuitos integrados. Estos bloques serán un conjunto de PAD, bloques aritméticos y lógicos i multiplexores. De los que se ha estudiado su tabla de la verdad, su tiempo de retraso y su potencia disipada para observar su correcto funcionamiento. La librería estudiada consta de 16 circuitos diseñados y con características de la tecnología CMOS de 50 nm las que podrían ser integradas en cualquier diseño. The current project consists of the development of a library that includes the transistor-level schematic and the layout of a set of CMOS VLSI digital circuits with medium complexity, usually applied in integrated circuit designs. The blocks will be a set of PADs, arithmetic and logic blocks and multiplexers. About these blocks, the truth table, the delay time and the dissipated power have been studied in order to observe the correct functionality. The designed library includes 16 designed circuits with 50 nm CMOS technology properties that could be integrated to any design. |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|