Exploration architecturale de l'accumulateur de Kulisch

Autor: Uguen, Yohann, de Dinechin, Florent
Přispěvatelé: Uguen, Yohann, Software and Cognitive radio for telecommunications (SOCRATE), Inria Grenoble - Rhône-Alpes, Institut National de Recherche en Informatique et en Automatique (Inria)-Institut National de Recherche en Informatique et en Automatique (Inria)-CITI Centre of Innovation in Telecommunications and Integration of services (CITI), Institut National des Sciences Appliquées de Lyon (INSA Lyon), Université de Lyon-Institut National des Sciences Appliquées (INSA)-Université de Lyon-Institut National des Sciences Appliquées (INSA)-Institut National de Recherche en Informatique et en Automatique (Inria)-Institut National des Sciences Appliquées de Lyon (INSA Lyon), Université de Lyon-Institut National des Sciences Appliquées (INSA)-Université de Lyon-Institut National des Sciences Appliquées (INSA)
Jazyk: francouzština
Rok vydání: 2017
Předmět:
Zdroj: Compas'2017-Conférence d’informatique en Parallélisme, Architecture et Système
Compas'2017-Conférence d’informatique en Parallélisme, Architecture et Système, Jun 2017, Sophia Antipolis, France. pp.1-8
Popis: National audience; Les sommes de produit utilisant le format flottant accumulent des erreurs d’arrondi pouvantaltérer la précision du résultat. Face à ce constat, Kulisch a proposé d’utiliser un accumulateurinterne suffisamment grand pour couvrir l’éventail d’exposants flottants, ce qui permet de nejamais arrondir les additions. Cette architecture n’a jamais aboutie dans les processeurs grandpublic car elle était considérée comme trop lente et/ou utilisant trop de ressources. Cependant,elle peut être intéressante dans le cadre des FPGAs pour deux raisons. D’une part, on peut yutiliser un format flottant non standard, plus petit que 32 bits. La faible précision du formatpeut être compensée par l’exactitude de l’accumulation dans une architecture dont la tailledevient raisonnable. D’autre part, l’addition de nombres flottants dans un tel accumulateurest associative. Dans un flot de synthèse de haut niveau, ceci permet des optimisations quisont interdites en flottant standard. Ce travail compare donc plusieurs implémentations del’accumulateur de Kulisch, dont deux sont originales. Ces architectures sont implémentées dansun générateur de C++ entièrement configurable produisant du code compatible avec VivadoHLS.Les comparaisons effectuées sur FPGAs Xilinx Kintex 7 montrent une amélioration par rapportà la solution de Kulisch en termes de surface et de rapidité. De plus, la comparaison avec desimplémentations flottantes classiques montre des compromis intéressants.
Databáze: OpenAIRE
Externí odkaz: