| Popis: |
As malhas de captura de fase (PLLs) são sistemas de realimentação negativa, cuja a fun-ção é reduzir a diferença de fase entre o sinal de referência e o sinal na saída do oscilador con-trolado por tensão. De um ponto de vista geral um PLL é constituído por um detetor de fase, oscilador controlado por tensão e por um filtro passa-baixo. O bom funcionamento do PLL de-pende de um bom funcionamento de cada um desses blocos individualmente. Embora os PLLs sejam dispositivos muito utilizados em diversas áreas, o seu projeto é dificultado pelo demasiado tempo de simulação elétrica em malha fechada. Esta dissertação surge com o intuito de desenvolver modelos comportamentais para redu-ção de tempo de simulação. Esses modelos comportamentais foram desenvolvidos utilizando uma linguagem de descrição de hardware denominada verilogA. Inicialmente, foram desenvolvidos modelos comportamentais ideais e posteriormente fo-ram desenvolvidos os não ideais (introdução do jitter). As simulações de cada um dos componentes e do sistema PLL (ideal e não ideal) comple-to, foram feitas utilizando o ambiente CADENCE. De acordo com os resultados de simulações foi possível verificar que tanto para PLL ideal como também para não PLL ideal, existe um sin-cronismo tanto na fase como na frequência, entre o sinal de referência e o sinal de realimenta-ção. Esses resultados de simulações foram obtidos na ordem de microssegundos (desta forma resolvendo o problema de demasiado tempo de simulação). |
