Engineering of metal contacts to 3D transistors encompassing grid, alternative architectures for nano MOS
| Autor: | Larrieu, Guilhem |
|---|---|
| Přispěvatelé: | Équipe Matériaux et Procédés pour la Nanoélectronique (LAAS-MPN), Laboratoire d'analyse et d'architecture des systèmes (LAAS), Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées, Universite Toulouse III Paul Sabatier, F.CRISTIANO, Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT)-Université de Toulouse (UT)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Université de Toulouse (UT)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J), Université de Toulouse (UT)-Université Toulouse III - Paul Sabatier (UT3), Université de Toulouse (UT)-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université de Toulouse (UT)-Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT) |
| Jazyk: | francouzština |
| Rok vydání: | 2016 |
| Předmět: |
ségrégation de dopants
metallic contacts assemblage nanostructures Transistor MOS scaling contacts métalliques nanowires nanostructuration nanofils transistor MOS nano- engineering [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics dopant segregation Miniaturisation large scale assembly of nanostructures |
| Zdroj: | Micro et nanotechnologies/Microélectronique. Universite Toulouse III Paul Sabatier, 2016 |
| Popis: | Pas de resumes; Lors des 40 dernières années, la technologie CMOS a permis une véritable révolution dans le traitement de l’information, sans cesse amélioré grâce à la diminution continue des dimensions des composants. L’évolution récente a conduit à la réduction des dimensions critiques des transistors tendant vers des points de blocage (rapidité, mécanismes physiques régis par des effets de surface, perte de contrôle électrostatique…) imposant des efforts accrus pour faire émerger des solutions technologiques alternatives. Dans ce contexte, deux architectures particulières seront présentés : (i) transistors MOS à contacts source/drain métalliques permettant un fonctionnement limitant les chutes de tension au niveau des zones d’accès et (ii) des transistors à nanofils à une grille enrobante offrant un contrôle électrostatique du canal optimal tout en minimisant l’encombrement. Dans un deuxième temps, des perspectives de recherche seront déclinées sous deux axes : (i) transistors 3D à nanofils III-V pour des applications faiblement énergivores pour les noeuds technologiques sub-7nm et (ii) dispositifs à nanofils pour les applications de détection biochimiques. |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|