Post Layout Management of Delay Power Constraints in Submicronic CMOS Implementation

Autor:	Azemard, Nadine, Aline, Michel, Auvergne, Daniel
Přispěvatelé:	Conception et Test de Systèmes MICroélectroniques (SysMIC), Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier (LIRMM), Centre National de la Recherche Scientifique (CNRS)-Université de Montpellier (UM)-Centre National de la Recherche Scientifique (CNRS)-Université de Montpellier (UM), Centre National de la Recherche Scientifique (CNRS)-Université de Montpellier (UM)
Jazyk:	angličtina
Rok vydání:	1999
Předmět:	[SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics ComputingMilieux_MISCELLANEOUS
Zdroj:	International Workshop on Logic Synthesis IWLS: International Workshop on Logic Synthesis IWLS: International Workshop on Logic Synthesis, Jun 1999, Lake Tahoe, CA, United States. pp.198-201
Popis:	International audience
Databáze:	OpenAIRE
Externí odkaz:	https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::b96733761c0ad565eec4a3f1510a330f https://hal-lirmm.ccsd.cnrs.fr/lirmm-00244002 Zobrazit plný text záznamu