Variations-aware circuit designs for microprocessors

Autor:	Pons Solé, Marc, Moll Echeto, Francisco de Borja, Abella Ferrer, Jaume
Přispěvatelé:	Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions, Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors
Jazyk:	angličtina
Rok vydání:	2010
Předmět:	Digital integrated circuits -- Design and construction Circuits digitals -- Disseny Hardware_INTEGRATEDCIRCUITS Enginyeria electrònica::Circuits electrònics [Àrees temàtiques de la UPC]
Zdroj:	UPCommons. Portal del coneixement obert de la UPC Universitat Politècnica de Catalunya (UPC) Recercat. Dipósit de la Recerca de Catalunya instname
Popis:	A new trend that is becoming dominant is to improve layout regularity so that the layouts to be printed are more repetitive and easy to manufacture. Our proposal is to push to the limit layout regularity to minimize manufacturing costs.
Databáze:	OpenAIRE
Externí odkaz:	https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::5b049e07fba29e6404ae3e0f6505d113 http://hdl.handle.net/2117/11235 Zobrazit plný text záznamu