Comparaison d'algorithmes de réduction modulaire en HLS sur FPGA
| Autor: | Djath, Libey, Zijlstra, Timo, Bigou, Karim, Tisserand, Arnaud |
|---|---|
| Přispěvatelé: | Lab-STICC_UBO_CACS_MOCS, Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université de Brest (UBO)-Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL), Centre National de la Recherche Scientifique (CNRS) |
| Jazyk: | francouzština |
| Rok vydání: | 2019 |
| Předmět: |
[INFO.INFO-CR]Computer Science [cs]/Cryptography and Security [cs.CR]
exploration d’architectures et d’algorithmes [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic circuit FPGA [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics arithmétique modulaire conception en synthèse de haut niveau |
| Zdroj: | Compas: Conférence d'informatique en Parallélisme, Architecture et Système Compas: Conférence d'informatique en Parallélisme, Architecture et Système, Jun 2019, Anglet, France |
| Popis: | National audience; Dans ce travail, nous comparons différents algorithmes de réduction modulaire implantés en synthèse de haut niveau sur FPGA pour des applications de cryptographie asymétrique. Nous étudions comment effectuer les réductions modulaires en fonction des tailles et formes (parti-culières/quelconques) des moduli, du type et du nombre des autres opérations arithmétiques impliquées. Pour cela, nous développons une bibliothèque C, qui sera distribuée sous licence libre, d'arithmétique modulaire pour la cryptographie asymétrique. Mots-clés : arithmétique modulaire, conception en synthèse de haut niveau, exploration d'architectures et d'algorithmes, circuit FPGA. |
| Databáze: | OpenAIRE |
| Externí odkaz: |
|