Design, development and testing of a 16-bit reduced instruction set computer architecture based processor.

Autor:	Jain, Manan1 (AUTHOR), Kanzariya, Het1 (AUTHOR), Joshi, Neel1 (AUTHOR), Masharu, Yesha1 (AUTHOR), Gajjar, Sachin1 (AUTHOR), Shah, Dhaval1 (AUTHOR) dhaval.shah@nirmauni.ac.in
Zdroj:	Sādhanā: Academy Proceedings in Engineering Sciences. Dec2023, Vol. 48 Issue 4, p1-7. 7p.
Databáze:	Academic Search Ultimate
Externí odkaz:	Zobrazit plný text záznamu Plný text ve formátu HTML
Nepřihlášeným uživatelům se plný text nezobrazuje	K zobrazení výsledku je třeba se přihlásit.