Grafický simulátor superskalárních procesorů

Autor:	Vávra, Jan
Jazyk:	angličtina
Rok vydání:	2021
Předmět:	Tomasulo algoritmus load bypassing procesor Java predikce skoku branch prediction simulator interaktivní superskalární load forwarding Tomasulo algorithm datové konflikty RISC-V OOP superscalar simulátor data hazards processor Gshare interactive
Druh dokumentu:	masterThesis
Popis:	Práce se zabývá implementací simulátoru superskalárního procesoru. Implementace se odvíjí od existujících simulátorů a jejich chybějících částí. Simulátor umí vykonávat instrukční sadu RISC-V, ovšem je umožněno přidání jakékoli RISC instrukční sady. Simulátor má deterministickou predikci skoku. Části procesoru lze upravovat. Součástí je i editor kódu pro danou instrukční sadu.
Databáze:	Networked Digital Library of Theses & Dissertations
Externí odkaz:	http://www.nusl.cz/ntk/nusl-445476 Zobrazit plný text záznamu