| Popis: |
Çok Bakışlı Video Kodlama (ÇBVK), stereo veya çok bakışlı video sinyallerini etkili biçimde sıkıştırma işlemidir. H.264 ÇBVK ile birlikte, sıkıştırma verimliliği yükselmiştir, fakat bunun yanında, hesaplama karmaşıklığı belirgin biçimde artmıştır. Dolayısı ile bu tezde, H.264 ÇBVK tam arama haraket tahmini algoritmasının işlem miktarını önemli oranda azaltan özgün teknikler önerilmiştir. Bununla beraber, H.264 ÇBVK tam arama hareket tahmini donanımının harcadığı enerji miktarı, bir miktar PSNR kaybı ve bit-hızı artışı ile beraber önemli oranda azalmıştır.Ayrıca, H.264 ÇBVK hareket tahmini işlem miktarını azaltan, uyarlanır bir hızlı hareket tahmini algoritması önerdik. Buna bağlı olarak, bir miktar PSNR kaybı ve bit-hızı artışı ile, H.264 hareket tahmini donanımının harcamış olduğu enerji miktarı daha fazla azalmıştır. Bunun yanında, önerilen uyarlanır hızlı hareket tahmini algoritmasını gerçeklemek üzere, uyarlanır bir H.264 ÇBVK hareket tahmini donanımı önerdik. Önerilen hareket tahmini donanımı, Verilog HDL kullanılarak ve Xilinx Virtex-6 FPGA'ya eşlenerek gerçeklenmiştir. Önerilen hareket tahmini donanımı, H.264 ÇBVK tam arama hareket tahmini donanımından ve önerilen işlem miktarı azaltma tekniklerini içeren H.264 ÇBVK tam arama hareket tahmini donanımından daha az enerji harcamaktadır. Multiview Video Coding (MVC) is the process of efficiently compressing stereo (2 views) or multiview video signals. The improved compression efficiency achieved by H.264 MVC comes with a significant increase in computational complexity. Therefore, in this thesis, we propose novel techniques for significantly reducing the amount of computations performed by full search motion estimation algorithm for H.264 MVC, and therefore significantly reducing the energy consumption of full search motion estimation hardware for H.264 MVC with very small PSNR loss and bitrate increase.We also propose an adaptive fast motion estimation algorithm for reducing the amount of computations performed by H.264 MVC motion estimation, and therefore reducing the energy consumption of H.264 MVC motion estimation hardware even more with additional very small PSNR loss and bitrate increase. We also propose an adaptive H.264 MVC motion estimation hardware for implementing the proposed adaptive fast motion estimation algorithm. The proposed motion estimation hardware is implemented in Verilog HDL and mapped to a Xilinx Virtex-6 FPGA. The proposed motion estimation hardware has less energy consumption than the full search motion estimation hardware for H.264 MVC and the full search motion estimation hardware for H.264 MVC including the proposed computation reduction techniques. 55 |
