Výsledky vyhledávání - "timing faults"

Akademický článek

X-Attack 2.0: The Risk of Power Wasters and Satisfiability Don’t-Care Hardware Trojans to Shared Cloud FPGAs

Autor: Dina G. Mahmoud, Beatrice Shokry, Vincent Lenders, Wei Hu, Mirjana Stojilovic

Publikováno v: IEEE Access, Vol 12, Pp 8983-9011 (2024)

Cloud computing environments increasingly provision field-programmable gate arrays (FPGAs) for their programmability and hardware-level parallelism. While FPGAs are typically used by one tenant at a time, multitenant schemes supporting spatial sharin

Externí odkaz: https://doaj.org/article/3db9a03b82804b69a29655ecc566e0f7

Zobrazit plný text záznamu

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Conference

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Conference

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Efficiently Tolerating Timing Violations in Pipelined Microprocessors

Autor: Sanghamitra Roy, Koushik Chakraborty, Dean Michael Ancajas, Brennan Cozzens

Publikováno v: Electrical and Computer Engineering Faculty Publications
DAC

Early prediction of an upcoming timing violation presents a tremendous opportunity to mask the performance overhead of tolerating these faults. In this paper, we explore several techniques for optimizing instruction scheduling in an Out-of-Order pipe

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::854b37f55280896e79d4eadcd1a74066
https://digitalcommons.usu.edu/ece_facpub/258

Zobrazit plný text záznamu

Predicting timing violations through instruction-level path sensitization analysis

Autor: Koushik Chakraborty, Sanghamitra Roy

Publikováno v: DAC
Electrical and Computer Engineering Faculty Publications

In this paper, we present a novel technique for early prediction of timing violations in high-performance pipelined microprocessors. We show that a static instruction in a microprocessor, identified by its Program Counter (PC), is an excellent predic

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::f9eb1cca320ce809243f0f01ef078a54
https://doi.org/10.1145/2228360.2228555

Zobrazit plný text záznamu

Reliability threats in VDSM-shortcomings in conventional test and fault tolerance alternatives

Autor: Nicolaidis, M.

Publikováno v: Proceedings.-International-Test-Conference-2003-IEEE-Cat.-No.03CH37494
Proceedings.-International-Test-Conference-2003-IEEE-Cat.-No.03CH37494, 2003, Charlotte, NC, United States. pp.1282 Vol.1

NUMBER OF PAGES: 2 vol. 1549; The fault-tolerant IC design for soft errors and timing faults becomes mandatory for various application domains. Many of these domains cannot afford the high cost of fault tolerant schemes, such as TMR. Due to temporary

Externí odkaz: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::22a2fe4c5f68787b061689a34bcba7d6
https://hal.archives-ouvertes.fr/hal-00013728

Zobrazit plný text záznamu

Conference

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Akademický článek

Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.

Vyhledávací nástroje:

Upřesnit hledání