Zobrazeno 1 - 10
of 251
pro vyhledávání: '"power-aware testing"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Singh, Vivek Kumar1 (AUTHOR) erviveksingh77@gmail.com, Sarkar, Trupa1 (AUTHOR) trupa.sarkar@gmail.com, Pradhan, Sambhu Nath1 (AUTHOR) sambhupradhan.ece@nita.ac.in
Publikováno v:
IETE Technical Review. Nov/Dec2022, Vol. 39 Issue 6, p1395-1409. 15p.
Publikováno v:
IETE Technical Review. 39:1395-1409
Autor:
Xiaoqing Wen
Publikováno v:
2022 IEEE 16th International Conference on Solid-State & Integrated Circuit Technology (ICSICT).
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
IET Computers & Digital Techniques. 13:383-396
The interconnect between the cores of System-on-Chip (SOC) degrades the circuit performance by contributing to circuit delay and power consumption. To reduce this problem, SOC-based three-dimensional (3D) integrated circuit (IC) technology as a promi
Autor:
Touati, A., Bosio, A., Dilillo, L., Girard, P., Virazel, A., Bernardi, Paolo, Matteo Sonza Reorda
Publikováno v:
Politecnico di Torino-IRIS
18th Design, Automation & Test in Europe Conference & Exhibition
DATE: Design, Automation and Test in Europe
DATE: Design, Automation and Test in Europe, Mar 2015, Grenoble, France. pp.1277-1280, ⟨10.7873/DATE.2015.1031⟩
Scopus-Elsevier
18th Design, Automation & Test in Europe Conference & Exhibition
DATE: Design, Automation and Test in Europe
DATE: Design, Automation and Test in Europe, Mar 2015, Grenoble, France. pp.1277-1280, ⟨10.7873/DATE.2015.1031⟩
Scopus-Elsevier
International audience; High power consumption during at-speed delay fault testing may lead to yield loss and premature aging. On the other hand, reducing too much test power might lead to test escape and reliability problems. Thus, to avoid these is
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::2cc134858178734f1d4fbf433ef94a66
http://hdl.handle.net/11583/2614170
http://hdl.handle.net/11583/2614170
Autor:
Xiaoqing Wen
Publikováno v:
2016 13th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT). :585-588
Low-power VLSI circuits are indispensable for almost all types of modern electronic devices, from battery-driven mobile gadgets to harvested-energy-driven wireless sensor systems. However, the testing of such low-power VLSI circuits has become a big