Zobrazeno 1 - 10
of 303
pro vyhledávání: '"negative bit line"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Jitendra Kumar Mishra, Kavindra Kandpal, Lakshmi Likhitha Mankali, Manish Goswami, Prasanna Kumar Misra
Publikováno v:
Journal of Circuits, Systems and Computers. 30
The present day electronic gadgets have semiconductor memory devices to store data. The static random access memory (SRAM) is a volatile memory, often preferred over dynamic random access memory (DRAM) due to higher speed and lower power dissipation.
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::d35153ba385251e106384aaab574c0eb
https://doi.org/10.1142/s0218126621502704
https://doi.org/10.1142/s0218126621502704
Publikováno v:
International Journal of Electrical and Computer Engineering (IJECE). 13:3747
This paper presents a reconfigurable negative bit line collapsed supply (RNBLCS) write driver circuit for the 9T Schmitt trigger-based static random-access memory (SRAM) cell (9T-ST), significantly improving write performance for real-time memory app
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::bb6c728d1664f14733f9b356c8b55c8b
https://doi.org/10.11591/ijece.v13i4.pp3747-3755
https://doi.org/10.11591/ijece.v13i4.pp3747-3755
Autor:
Chokkakula Ganesh, K. S.N. Murthy
This paper presents a Reconfigurable Negative Bit Line Collapsed Supply (RNBLCS) write driver circuit for the 9T Schmitt Trigger-based SRAM Cell (9T-ST), significantly improving write performance for real-time memory applications. In deep sub-micron
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::8c57fef51f929440e4cb387c92c5d125
https://doi.org/10.21203/rs.3.rs-1516784/v1
https://doi.org/10.21203/rs.3.rs-1516784/v1
Autor:
Ganesh Chokkakula
This paper presents Reconfigurable Negative Bit Line Collapsed Supply Write driver circuit for 9T-ST SRAM Cell, significantly improving write performance for real-time memory applications. In deep sub-micron technology, increasing device parameter de
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::b076c8dea07c783fa8ce106e0189d9d0
https://doi.org/10.21203/rs.3.rs-1486588/v1
https://doi.org/10.21203/rs.3.rs-1486588/v1
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Seong-Ook Jung, Hanwool Jeong, Taejoong Song, Tae-Won Kim, Younghwi Yang, Gyu-Hong Kim, Hyo-sig Won
Publikováno v:
IEEE Transactions on Circuits and Systems I: Regular Papers. :1-9
An offset-compensated cross-coupled PFET bit-line (BL) conditioning circuit (OC-CPBC) and a selective negative BL write-assist circuit (SNBL-WA) are proposed for high-density FinFET static RAM (SRAM). The word-line (WL) underdrive read-assist and the
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::6849811a3e48516882a0b2ac59b6cf7b
https://doi.org/10.1109/tcsi.2015.2388837
https://doi.org/10.1109/tcsi.2015.2388837