Zobrazeno 1 - 10
of 93
pro vyhledávání: '"hybrid adder"'
Publikováno v:
Tehnički Vjesnik, Vol 30, Iss 6, Pp 1975-1981 (2023)
This research article proposed the reconfigurable Single Instruction Multi Data (SIMD) processor design to speed up the accelerated computing task in IoT operations. Single Instruction Multi Data models leverage the parallel real source to speed up c
Externí odkaz:
https://doaj.org/article/b298c0b400dc49c19d8d03a6e1a521d2
Autor:
Mehedi Hasan, Abdul Hasib Siddique, Abdal Hoque Mondol, Mainul Hossain, Hasan U. Zaman, Sharnali Islam
Publikováno v:
SN Applied Sciences, Vol 3, Iss 6, Pp 1-15 (2021)
Article Highlights Hybrid full adders offer better performance than single logic full adders Many existing full adder cells are not scalable Conventional Mirror CMOS full adder offers better performance than many recent full adders in wide adder stru
Externí odkaz:
https://doaj.org/article/b6a301b36f2747d399ea0e9df1715438
Publikováno v:
IEEE Access, Vol 8, Pp 150051-150058 (2020)
Effective self-repairing can be achieved if the fault along with its exact location can be determined. In this paper, a self-repairing hybrid adder is proposed with fault localization. It uses the advantages of ripple carry adder and carry-select add
Externí odkaz:
https://doaj.org/article/3a5c6cb7967646da8cd33fb95a889c47
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Pankaj Kumar, Rajender Kumar Sharma
Publikováno v:
Engineering Science and Technology, an International Journal, Vol 19, Iss 1, Pp 559-565 (2016)
This paper presents a low voltage and high performance 1-bit full adder designed with an efficient internal logic structure that leads to have a reduced Power Delay Product (PDP). The modified NOR and NAND gates, an essential entity, are also present
Externí odkaz:
https://doaj.org/article/e1073a4161784fe79ea35935bd0513dc
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Abdul Hasib Siddique, Mehedi Hasan, Abdal Hoque Mondol, Sharnali Islam, Hasan U. Zaman, Mainul Hossain
Publikováno v:
SN Applied Sciences, Vol 3, Iss 6, Pp 1-15 (2021)
Full Adder (FA) circuits are integral components in the design of Arithmetic Logic Units (ALUs) of modern computing systems. Recently, there have been massive research interests in this area due to the growing need for low-power and high-performance
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::41c7ee520a118294ea273de8d8058c3c
https://doaj.org/article/b6a301b36f2747d399ea0e9df1715438
https://doaj.org/article/b6a301b36f2747d399ea0e9df1715438
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.