Zobrazeno 1 - 10
of 170
pro vyhledávání: '"delta-sigma modulator (DSM)"'
Publikováno v:
IEEE Open Journal of the Solid-State Circuits Society, Vol 4, Pp 226-237 (2024)
A fractional-N frequency synthesizer with low total jitter [e.g., $(\Delta \Sigma )$ quantization cancellation using a digital-to-time converter (DTC) (and more recently, DACs) have demonstrated low-jitter performance and are well understood in terms
Externí odkaz:
https://doaj.org/article/9f472b62428147c1908ca680cd346197
Autor:
Nahmil Koo
Publikováno v:
IEEE Access, Vol 12, Pp 175742-175751 (2024)
This article introduces a countermeasure against Side-Channel Attacks (SCA) designed for 1st-order Delta-Sigma Modulators (DSM). Initially, the operation of 1st-Order DSM is explained at both the model and circuit levels. The analysis then focuses on
Externí odkaz:
https://doaj.org/article/4e1a9add3832406ba9f98bee1d714769
Publikováno v:
IEEE Open Journal of the Solid-State Circuits Society, Vol 4, Pp 163-175 (2024)
The distinct advantages of low power consumption and hardware compactness make SAR ADCs especially appealing in scaled CMOS technologies, garnering significant attention. The residue left on the capacitor digital-to-analog converter (CDAC) after conv
Externí odkaz:
https://doaj.org/article/260cf35c7d72496bae624ae6ed868b05
Autor:
Kyoung-Ub Cho, Joonho Gil, Chulhyun Park, Kyu-Jin Cho, Jae-Woo Shin, Eun-Seong Kim, Yun-Seong Eo, Ramesh Harjani, Nam-Young Kim, Taehyoun Oh
Publikováno v:
IEEE Access, Vol 12, Pp 142677-142694 (2024)
This paper proposes a low-power design method and a low-noise phase offset calibration technique for a gated ring-oscillator time-to-digital converter (GRO-TDC), which normally consumes a large percentage of most all-digital phase-locked loop (ADPLL)
Externí odkaz:
https://doaj.org/article/6ba1588ca4fb4f74be74196c655afa48
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Wei Shi, Jiaxin Liu, Abhishek Mukherjee, Xiangxing Yang, Xiyuan Tang, Linxiao Shen, Wenda Zhao, Nan Sun
Publikováno v:
IEEE Open Journal of the Solid-State Circuits Society, Vol 2, Pp 122-134 (2022)
This article presents a hybrid 4th-order delta–sigma modulator (DSM). It combines a continuous-time (CT) loop filter and a discrete-time (DT) passive 2nd-order noise-shaping SAR (NS-SAR). Since the 2nd-order NS-SAR is robust against PVT variation,
Externí odkaz:
https://doaj.org/article/35d02b10d2cd47dcaee620560580f868
Publikováno v:
IEEE Access, Vol 10, Pp 63063-63072 (2022)
A low-noise fast-transient-response second-order delta-sigma-modulation buck converter with hysteresis-voltage-controlled techniques is proposed. With the proposed control approach, the transient time can be accelerated by roughly 60%. The rail-to-ra
Externí odkaz:
https://doaj.org/article/956288d9ae1f4a25a52585f9790e5e88
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.