Zobrazeno 1 - 10
of 1 792
pro vyhledávání: '"carry save adder"'
Publikováno v:
Applied Sciences, Vol 14, Iss 20, p 9385 (2024)
This paper details the approach to the efficient design and optimization of a reversible adder and multiplier utilizing Peres gates, which is a three-input, three-output gate. Peres gates are recognized for their universality and energy-efficient pro
Externí odkaz:
https://doaj.org/article/b30ce7e46e0646ee853ce976d2b3ed94
Publikováno v:
E3S Web of Conferences, Vol 540, p 14003 (2024)
A high speed and area efficient Montgomery modular multiplication algorithm is implemented. In the proposed multiplier high speed is achieved by using the carry save adder (CSA) to reduce the carry propagation at the addition operation stage due to t
Externí odkaz:
https://doaj.org/article/57471bc69ce2472680c1dfc622fa1706
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Rashmi Samanth, Subramanya G. Nayak
Publikováno v:
International Journal of Electronics and Telecommunications, Vol vol. 68, Iss No 2, Pp 307-313 (2022)
The multiply-accumulator (MAC) unit is the basic integral computational block in every digital image and digital signal processor. As the demand grows, it is essential to design these units in an efficient manner to build a successful processor. By c
Externí odkaz:
https://doaj.org/article/8c5f31490b3d431892c59f6efc43d306
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
An area-efficient high Wallace tree multiplier using adders is presented in this paper. The proposed Wallace tree multiplier is designed using logic gates and adders. The design is implemented in Cadence Virtuoso using a 45-nm technology library. The
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=od______2659::7ac2a9c43a7403131e66d7ec01eefd20
https://zenodo.org/record/8171328
https://zenodo.org/record/8171328
