Zobrazeno 1 - 6
of 6
pro vyhledávání: '"Zhuang, Sicong"'
This paper reduces the cost of DNNs training by decreasing the amount of data movement across heterogeneous architectures composed of several GPUs and multicore CPU devices. In particular, this paper proposes an algorithm to dynamically adapt the dat
Externí odkaz:
http://arxiv.org/abs/2004.02297
Autor:
Zhuang, Sicong
Publikováno v:
TDX (Tesis Doctorals en Xarxa)
TDR. Tesis Doctorales en Red
instname
UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)
TDR. Tesis Doctorales en Red
instname
UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)
Inter-node communication has turned out to be one of the determining factors of the performance on modern HPC systems. Furthermore, the situation only gets worse with the ever-incresing size of the cores involved. Hence, this thesis explore the vario
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::8e1d0c394941c56b0b6f1389ff39a508
https://hdl.handle.net/10803/6680732117/173617
https://hdl.handle.net/10803/6680732117/173617
Autor:
Zhuang, Sicong
Publikováno v:
UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)
Universitat Politècnica de Catalunya (UPC)
Exascale performance will require massive parallelism and asynchronous execution (DARPA, DOE, EESI2). The former pertains to the design choice to increase hardware performance through growing core counts. The latter ensures that the associated softwa
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::6875306e695695d6100d645beaa74711
http://hdl.handle.net/2099/16539
http://hdl.handle.net/2099/16539
Autor:
Zhuang, Sicong
Publikováno v:
UPCommons. Portal del coneixement obert de la UPC
Universitat Politècnica de Catalunya (UPC)
Recercat. Dipósit de la Recerca de Catalunya
instname
Universitat Politècnica de Catalunya (UPC)
Recercat. Dipósit de la Recerca de Catalunya
instname
This thesis exploits a multi-band cache-like register file architecture to mitigate the potential damage caused by process variations and soft error (single event upsets). An quantitative analysis is conducted to measure the possible gains and loses
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::40b01ddc1e805b06b18227f4a0fa9edb
http://hdl.handle.net/2099.1/22656
http://hdl.handle.net/2099.1/22656
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.