Zobrazeno 1 - 10
of 15
pro vyhledávání: '"Y. Yasuda-Masuoka"'
Autor:
Young-Gun Ko, Jeongmin Choi, Y. Yasuda-Masuoka, Kyunghoon Jung, Heebum Hong, Sungil Jo, Jae-Hun Jeong, Minseong Lee, Young-Ho Lee, Sihyung Lee, Ju Youn Kim, Gitae Jeong, Kihwang Son, Ho Lee, Byungha Choi, Hyung-Jong Lee, Chunghwan Shin, Jong Mil Youn, Sung Won Kim, Jae-Chul Kim
Publikováno v:
2020 IEEE International Electron Devices Meeting (IEDM).
In this paper, we demonstrate state of the art 5nm technology (5LPE) having co-optimization process for Dual CPP (Critical Poly-Pitch) technology to maximize Product Power-Performance-Area by separating both high speed and low power blocks. As a resu
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::e0efae1aa35f1f41261d412f146b43f5
https://doi.org/10.1109/iedm13553.2020.9371958
https://doi.org/10.1109/iedm13553.2020.9371958
Autor:
Sun-hye Kim, Byungha Choi, Soyoun Kim, S. D. Kwon, Jinhong Kim, Y. Yasuda-Masuoka, Byung-Gook Park
Publikováno v:
2019 Symposium on VLSI Technology.
An advanced FinFET design is identified to improve both variation and minimum operation voltage $(V_{\text{min}})$ in various temperature and supply voltage $(V_{\text{dd}})$ ranges, using sub-10 nm FinFET transistors. Through a clarification of each
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::06c0a1a9887a703b2ca1702cabc8e998
https://doi.org/10.23919/vlsit.2019.8776531
https://doi.org/10.23919/vlsit.2019.8776531
Publikováno v:
2019 Electron Devices Technology and Manufacturing Conference (EDTM).
In this paper, “Foundry Platform” for coming new HPC/IoT era is introduced. Key features for the platform technology are (1) Easy migration with performance improvement, (2) Various special devices offering to serve different design purposes, suc
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::58ca00c428d7b0a51f43f4778e0ea478
https://doi.org/10.1109/edtm.2019.8731116
https://doi.org/10.1109/edtm.2019.8731116
Publikováno v:
2018 IEEE International Electron Devices Meeting (IEDM).
In this paper, the minimum operating voltage (Vmin) estimation methodology for advanced FinFET technology is newly proposed with a manufacturability consideration. The experiment depicts that key factors to determine Vmin are the sum of threshold vol
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::edbc0279a5fca00382ee60d89eef248e
https://doi.org/10.1109/iedm.2018.8614658
https://doi.org/10.1109/iedm.2018.8614658
Autor:
Y.S. Bang, S. D. Kwon, Jung-Chak Ahn, Taejoong Song, Jaesuk Jung, J. H. Do, Y. Yasuda-Masuoka, Yun-Kyoung Lee, Byungha Choi, Hoonki Kim, Jong Shik Yoon, Y.D. Lim, Kyu-Charn Park
Publikováno v:
2018 IEEE Symposium on VLSI Technology.
11nm bulk FinFET process employing 3rd generation 14nm FEOL and 10nm BEOL process has been successfully demonstrated with updated design rules for optimal design kit support with 6.75T library. Compared to 14nm 1st generation FinFET, device performan
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::6e4d8a167499f74977faa83ff33e6c12
https://doi.org/10.1109/vlsit.2018.8510694
https://doi.org/10.1109/vlsit.2018.8510694
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.