Zobrazeno 1 - 10
of 103
pro vyhledávání: '"X-filling"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Sanjoy Mitra, Debaprasad Das
Massive power consumption during VLSI testing is a serious threat to reliability concerns of ubiquitous silicon industry. Many low-power methodologies are found in the technical literature to address this issue of test mode high power consumption and
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=od______2659::1b231741eb2fd554d52a1eaad3db6016
https://zenodo.org/record/4057887
https://zenodo.org/record/4057887
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Seiji Kajihara, Michael A. Kochte, Xiaoqing Wen, Stefan Holst, K. Asada, Jun Qian, Hans-Joachim Wunderlich, Eric Schneider, Kohei Miyase
Publikováno v:
ATS
IR-drop induced by launch switching activity (LSA) in capture mode during at-speed scan testing increases delay along not only logic paths (LPs) but also clock paths (Cps). Excessive extra delay along LPs compromises test yields due to false capture
Publikováno v:
IEICE Transactions on Information and Systems. :2672-2681
Linear feedback shift register (LFSR) reseeding is an effective method for test data reduction. However, the test patterns generated by LFSR reseeding generally have high toggle rate and thus cause high test power. Therefore, it is feasible to fill X
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
A. Balasubramaniyan, B. Ganesh, P. Selvakumar, S. Saravanan, R. Silambamuthan, R. Pannerselvam
Publikováno v:
Procedia Engineering. 38:655-660
Size and complexity have been major issues for System-on-a-Chip (SoC) testing. Transition analysis plays a significant role in power consideration of SoC testing. Transition is directly propositional to the power. This paper is based on finding trans
Autor:
Seiji Kajihara, Yuta Yamato, Xiaoqing Wen, Hideaki Ito, Takashi Aikyo, Kenji Noda, Kohei Miyase, Kazumi Hatayama, Hiroshi Furukawa
Publikováno v:
IEICE Transactions on Information and Systems. (6):1216-1226
Test data modification based on test relaxation and X-filling is the preferred approach for reducing excessive IR-drop in at-speed scan testing to avoid test-induced yield loss. However, none of the existing test relaxation methods can control the di
Publikováno v:
IEICE TRANSACTIONS on Information and Systems. (4):833-840
Power-aware X-filling is a preferable approach to avoiding IR-drop-induced yield loss in at-speed scan testing. However, the ability of previous X-filling methods to reduce launch switching activity may be unsatisfactory, due to low effect (insuffici