Zobrazeno 1 - 10
of 190
pro vyhledávání: '"Wrapper Chain"'
Publikováno v:
In Tsinghua Science & Technology 2007 12 Supplement 1:61-66
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Yu-Yi Wu, Shih-Hsu Huang
Publikováno v:
VLSI-DAT
Three-Dimensional (3D) System-on-chips (SoCs) provides a promising solution to continue Moore's law, but it also brings challenging problems, one of which is the 3D test wrapper chain optimization problem. Since the minimization of test time is alway
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::867548ffc359e10e214dc6e76c57ff0f
https://doi.org/10.1109/vlsi-dat.2018.8373262
https://doi.org/10.1109/vlsi-dat.2018.8373262
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
106
A system-on-Chip (SoC) design consists of many embedded cores. In order to test these embedded cores, modular wrapper design needs to connect scan elements to form test wrapper chains. Since the longest test wrapper chain affects the test ti
A system-on-Chip (SoC) design consists of many embedded cores. In order to test these embedded cores, modular wrapper design needs to connect scan elements to form test wrapper chains. Since the longest test wrapper chain affects the test ti
Externí odkaz:
http://ndltd.ncl.edu.tw/handle/556e2f
Publikováno v:
JOURNAL OF ELECTRONIC MEASUREMENT AND INSTRUMENT. 2009:97-102
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::b77ff6498ed3cbf97788e20ffbc9c687
https://doi.org/10.3724/sp.j.1187.2009.04097
https://doi.org/10.3724/sp.j.1187.2009.04097
Publikováno v:
Tsinghua Science and Technology. 12:61-66
Balanced wrapper scan chains are desirable for system-on-chip (SoC) testing because they minimize the time required to transport the test data. A new heuristic algorithm is proposed based on mean-value approximation and implement fast re-optimization
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::cd4e2ae918125b995181c9a3b34b275c
https://doi.org/10.1016/s1007-0214(07)70085-8
https://doi.org/10.1016/s1007-0214(07)70085-8
Publikováno v:
Asian Test Symposium
Three dimensional (3D) System-on-Chips (SoCs) that typically employ through-silicon vias (TSVs) as vertical interconnects, emerge as a promising solution to continue Moore's law. Whereas, it also brings challenging problems, one of which is the test
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::21d86b04ca5695f2f0e541499c1697a0
https://doi.org/10.1109/ats.2011.40
https://doi.org/10.1109/ats.2011.40
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Young, Karen Romano
Publikováno v:
321 Contact; Sep93, Issue 139, p10, 4p, 10 Color Photographs