Zobrazeno 1 - 2
of 2
pro vyhledávání: '"Word-Level Verification"'
Autor:
Tanmay Haldankar, Dinesh Chhatani, Zurab Khasidashvili, Rakesh Mistry, Carl-Johan H. Seger, Rajkumar Gajavelly, Supratik Chakraborty
Publikováno v:
Formal Methods in System Design. 50:317-352
Symbolic trajectory evaluation (STE) is a model checking technique that has been successfully used to verify many industrial designs. Existing implementations of STE reason at the level of bits, allowing signals in a circuit to take values from a lat
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::c7bf08bf618cefb0eb5081af648f462c
https://doi.org/10.1007/s10703-017-0268-9
https://doi.org/10.1007/s10703-017-0268-9
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.