Zobrazeno 1 - 10
of 46
pro vyhledávání: '"Wedler, Markus"'
Autor:
Brickenstein, Michael, Dreyer, Alexander, Greuel, Gert-Martin, Wedler, Markus, Wienand, Oliver
We present foundational work on standard bases over rings and on Boolean Groebner bases in the framework of Boolean functions. The research was motivated by our collaboration with electrical engineers and computer scientists on problems arising from
Externí odkaz:
http://arxiv.org/abs/0801.1177
Autor:
Brickenstein, Michael, Dreyer, Alexander, Greuel, Gert-Martin, Wedler, Markus, Wienand, Oliver
Publikováno v:
In Journal of Pure and Applied Algebra 2009 213(8):1612-1635
Autor:
Wedler, Markus, Pavlenko, Evgeny, Dreyer, Alexander, Seelisch, Frank, Stoffel, Dominik, Greuel, Gert-Martin, Kunz, Wolfgang
This paper describes our new satisfyability (SAT) modulo theory (SMT) solver STABLE for the quantifier-free logic over fixed size bit vectors. Our main application domain is formal verification of system-on-chip (SoC) modules designed for complex com
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::32d6d2140c875e68bd949b45666d1897
Autor:
Bücs, Ròbert Lajos, Murillo, Luis, Korotcenko, Ekaterina, Dugge, Gaurav, Leupers, Rainer, Ascheid, Gerd, Ropers, Andreas, Wedler, Markus, Hoffmann, Andreas
Publikováno v:
Languages, Design Methods & Tools for Electronic System Design (9783319317229); 2016, p3-28, 26p
Autor:
Wedler, Markus
Mit zunehmender Integration von immermehr Funktionalität in zukünftigen SoC-Designs erhöht sich die Bedeutung der funktionalen Verifikation auf der Blockebene. Nur Blockentwürfe mit extrem niedriger Fehlerrate erlauben eine schnelle Integration i
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=od_______651::36ca0b6ef4b77b6eac3296d91adecbb7
https://kluedo.ub.uni-kl.de/frontdoor/index/index/docId/1761
https://kluedo.ub.uni-kl.de/frontdoor/index/index/docId/1761
Autor:
Wedler, Markus
Mit zunehmender Integration von immermehr Funktionalität in zukünftigen SoC-Designs erhöht sich die Bedeutung der funktionalen Verifikation auf der Blockebene. Nur Blockentwürfe mit extrem niedriger Fehlerrate erlauben eine schnelle Integration i
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=od_______651::4d67798f32ebf7dc5097ec75e030f4ec
https://kluedo.ub.rptu.de/files/1761/dissfinal.pdf
https://kluedo.ub.rptu.de/files/1761/dissfinal.pdf
Autor:
Bucs, Robert Lajos, Murillo, Luis Gabriel, Korotcenko, Ekaterina, Dugge, Gaurav, Leupers, Rainer, Ascheid, Gerd, Ropers, Andreas, Wedler, Markus, Hoffmann, Andreas
Publikováno v:
2015 Forum on Specification & Design Languages (FDL); 2015, p1-8, 8p
Publikováno v:
Fifteenth International Symposium on Quality Electronic Design; 01/01/2014, p589-596, 8p