Zobrazeno 1 - 10 of 75 pro vyhledávání: '"Wakabayashi, Shin'ichi"'
1
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
2
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
3
Akademický článek
A timing-driven floorplanning algorithm with the Elmore delay model for building block layout
Autor: Koide, Tetsushi *, Wakabayashi, Shin’ichi
Publikováno v: In Integration, the VLSI Journal 1999 27(1):57-76
Zobrazit plný text záznamu
4
Akademický článek
A Parallel Algorithm for &-Way Graph Partitioning.
Autor: Isomoto, Kazunori1, Wakabayashi, Shin'ichi1, Yoshida, Noriyoshi1, Miyao, Jun'ichi2
Publikováno v: Electronics & Communications in Japan, Part 3: Fundamental Electronic Science. Mar1993, Vol. 76 Issue 3, p23-33. 11p.
Zobrazit plný text záznamu
5
Akademický článek
Hierarchical Detailed Floorplanning with Global Routing in VLSI Layout Design.
Autor: Ohmura, ichiroh1, Wakabayashi, Shin'ichi1, Miyao, Jun'ichi1, Yoshida, Noriyoshi1
Publikováno v: Electronics & Communications in Japan, Part 3: Fundamental Electronic Science. Oct91, Vol. 74 Issue 10, p85-95. 11p.
Zobrazit plný text záznamu
6
Akademický článek
A Placement Method for Size-Restricted Blocks in VLSI Layout Design.
Autor: Izumoto, Hiroshi1, Wakabayashi, Shin'ichi1, Miyao, Jun'ichi1, Yoshida, Noriyoshi1
Publikováno v: Electronics & Communications in Japan, Part 3: Fundamental Electronic Science. Sep90, Vol. 73 Issue 9, p86-96. 11p.
Zobrazit plný text záznamu

Vyhledávací nástroje:

Upřesnit hledání

Omezení vyhledávání
Plný text Recenzováno Digitální knihovna AV ČR
Zdroje