Zobrazeno 1 - 3
of 3
pro vyhledávání: '"W.S. Jaffe"'
Publikováno v:
1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers.
A Reduced Instruction Set Computer using direct hardware instruction decode and 3-stage pipelined execution will be described. At an operating frequency of 30MHz, a 120Mbytes/s transfer rate on an external cache/coprocessor interface is achieved. NMO
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::913e876866ed256cd3c8cbd1d9c1f215
https://doi.org/10.1109/isscc.1987.1157220
https://doi.org/10.1109/isscc.1987.1157220
Publikováno v:
IEEE Journal of Solid-State Circuits. 22:768-775
A 32-b single-chip VLSI CPU which implements the entire 140 instructions of the Hewlett-Packard precision architecture (HPPA) using direct hardwired decoding and execution is described. A sustained pipeline performance of 10.8 million instructions pe
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::637bf7c5961cd5cd31330ae6a560836c
https://doi.org/10.1109/jssc.1987.1052812
https://doi.org/10.1109/jssc.1987.1052812
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.