Zobrazeno 1 - 10
of 19
pro vyhledávání: '"W.J. Bowhill"'
Publikováno v:
IEEE Journal of Solid-State Circuits. 33:676-686
Three generations of Alpha microprocessors have been designed using a proven custom design methodology. The performance of these microprocessors was optimized by focusing on high-frequency design. The Alpha instruction set architecture facilitates hi
Autor:
W.V. Herrick, J.F. Brown, D.R. Deverell, Elizabeth M. Cooper, T.C. Fischer, G.M. Uhler, Hamid Partovi, R.I. Bahar, M.A. Case, M.A. Delaney, V. Peng, A. Jain, J.E. Meyer, J.J. Ellis, R.P. Preston, M.K. Gowan, D. Bernstein, T.F. Fox, D.G. Miner, C. Somanathan, R.L. Stamm, R.W. Badeau, W.R. Wheeler, N.D. Wade, J.H. Edmonson, S.C. Thierauf, R.W. Castelino, L.L. Biro, W.J. Bowhill, P.E. Gronowski
Publikováno v:
IEEE Journal of Solid-State Circuits. 27:1585-1598
A macropipelined CISC microprocessor was implemented in a 0.75- mu m CMOS 3.3-V technology. The 1.3-million-transistor custom chip measures 1.62*1.46 cm/sup 2/ and dissipates 16.3 W. The 100-MHz parts were benchmarked at 50 SPEC marks. The on-chip cl
Publikováno v:
2002 IEEE International Solid-State Circuits Conference. Digest of Technical Papers (Cat. No.02CH37315).
Autor:
P.E. Gronowski, P. Bannon, M.S. Bertone, R.P. Blake-Campos, G.A. Bouchard, W.J. Bowhill, D.A. Carlson, R.W. Castelino, D.R. Donchin, R.M. Fromm, M.K. Gowan, A.K. Jain, B.J. Loughlin, S. Mehta, J.E. Meyer, R.O. Mueller, A. Olesin, T.N. Pham, R.P. Preston, P.I. Rubinfeld
Publikováno v:
1996 IEEE International Solid-State Circuits Conference. Digest of TEchnical Papers, ISSCC.
Autor:
W.J. Bowhill, R.L. Allmon, S.L. Bell, E.M. Cooper, D.R. Donchin, J.H. Edmondson, T.C. Fischer, P.E. Gronowski, A.K. Jain, P.L. Kroesen, B.J. Loughlin, R.P. Preston, P.I. Rubinfeld, M.J. Smith, S.C. Thierauf, G.M. Wolrich
Publikováno v:
Proceedings ISSCC '95 - International Solid-State Circuits Conference.
Autor:
V. Peng, W.J. Bowhill, V.K. Maheshwari, S. Samudrala, P.E. Gronowski, E.M. Copper, B.J. Benschneider, M.N. Gavrielov, J.D. Pickholtz
Publikováno v:
IEEE Journal of Solid-State Circuits. 24:1317-1323
A 135K transistor, uniformly pipelined 50-MHz CMOS 64-bit floating-point arithmetic processor chip is described. The execution unit is capable of sustaining pipelined performance of one 32-bit or 64-bit result every 20 ns for all operations except do
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.