Zobrazeno 1 - 10
of 14
pro vyhledávání: '"W. Shibamoto"'
Publikováno v:
2007 IEEE International Conference on Integrated Circuit Design and Technology.
An energy-saving system for SOCs using multiple threshold voltage CMOS was developed. It uses process sensors and process-voltage conversion tables generated from static timing analysis results to adjust the supply' voltage according to die-to-die pr
Publikováno v:
2006 Symposium on VLSI Circuits, 2006. Digest of Technical Papers..
An energy-saving system for SOCs using multiple threshold voltage CMOS was developed. It equips process sensors and process-voltage conversion table generated from static timing analysis results, and adjusts. The supply voltage according to die-to-di
Autor:
Hiroshi Okano, Yukihito Kawabe, Atsuhiro Suga, A. Sato, Tetsutaro Hashimoto, Shinichiro Tago, Hideo Miyake, Kenichi Kawasaki, T. Shiota, Yasuki Nakamura, W. Shibamoto, Hiromasa Takahashi, Fumihiko Hayakawa
Publikováno v:
ISSCC. 2005 IEEE International Digest of Technical Papers. Solid-State Circuits Conference, 2005..
A 51.2-GOPS chip multi-processor integrates four 8-way VLIW embedded processors with 1.0 GB/s local-bus direct memory access. This IC completes MPEG2 MP@HL video-stream decoding at 68% of its processor capability without dedicated hardware. The 11.9
Autor:
S. Kawashima, R. Sasagawa, Isao Fukushi, M. Hamaminato, W. Shibamoto, R. Ohe, T. Ishihara, A. Tsuchiya, T. Shiota
Publikováno v:
1999 Symposium on VLSI Circuits. Digest of Papers (IEEE Cat. No.99CH36326).
We designed a 1 V, 50 MHz, 16-bit DSP core using a 0.25-/spl mu/m Dual Vt Library, SRAM, and Mask ROM tailored for 1 V operation. The core architecture was enhanced using an alternate MAC to recover slower circuitry. A 1.0 V to 1.5 V voltage up conve
Autor:
H. Okano, A. Suga, T. Shiota, Y. Takebe, Y. Nakamura, N. Higaki, H. Kimura, H. Miyake, T. Satoh, K. Kawasaki, R. Sasagawa, W. Shibamoto, M. Sasaki, N. Ando, T. Yamana, I. Fukushi, S. Tago, F. Hayakawa, T. Kamigata, S. Imai, A. Satoh, Y. Hatta, N. Nishimura, Y. Asada, T. Sukemura, S. Ando, H. Takahashi
Publikováno v:
2002 IEEE International Solid-State Circuits Conference. Digest of Technical Papers (Cat. No.02CH37315).
Autor:
H. Okano, A. Suga, T. Shiota, Y. Takebe, Y. Nakamura, N. Higaki, H. Kimura, H. Miyake, Tomio Satoh, K. Kawasaki, R. Sasagawa, W. Shibamoto, M. Sasaki, N. Ando, T. Yamana, I. Fukushi, S. Tago, F. Hayakawa, T. Kamigata, S. Imai, A. Satoh, Y. Hatta, N. Nishimura, Y. Asada, Taizo Satoh, T. Sukemura, S. Ando, H. Takahashi
Publikováno v:
2002 IEEE International Solid-State Circuits Conference. Digest of Technical Papers (Cat. No.02CH37315).
A 533 MHz 2.5 W 2132 MIPS 12.8 GOPS 2.1 GFLOPS 8-way VLIW embedded multimedia processor occupies a 7.8/spl times/7.8 mm/sup 2/ die in a 7-layer metal 0.11 /spl mu/m CMOS at 1.2 V. VLIW, SIMD, dynamic branch prediction, non-aligned dual load/store mec
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.